Intel Cannon Lake bietet laut Untersuchung IPC-Steigerung von 2-6%
Da Intel keine Präsentationen oder technischen Beschreibungen der Cannon-Lake-Architektur veröffentlicht hat, hat ein Redditnutzer eine Big-Data-Analyse durchgeführt, um eventuelle Leistungsverbesserungen aufzudecken. Cannon Lake war Intels erster, gescheiterter Versuch 10-nm-Prozessoren zu entwickeln. Laut dem Ergebnis bietet Cannon Lake zwischen 2 und 6 Prozent mehr IPC bei Core-Bound-Applications.
Auf der Diskussionsplattform Reddit hat ein Nutzer die Ergebnisse seiner Untersuchung von Intels Cannon-Lake-Prozessoren veröffentlicht. Unter dem Codenamen Cannon Lake wurde 2018 nur ein einziger Prozessor, der Intel Core i3-8121U, veröffentlicht, da die dabei verwendete 10-nm-Fertigung dem Hersteller seit Jahren große Probleme bereitet; deswegen hat Intel stattdessen die auf 14-nm-Kaby-Lake-Technik basierende Intel-Core-9000-Serie entwickelt und die Veröffentlichung weiterer 10-nm-CPUs verschoben.
Normalerweise veröffentlichen die Prozessorhersteller bei der Ankündigung und Veröffentlichung neuer CPUs eine Reihe von Präsentationen, die üblicherweise Testergebnisse oder Schätzwerte bezüglich des Leistungsgewinns ihrer neuesten Produkte enthalten. Bei Canon Lake ist dies nicht geschehen, wohl aufgrund der schlechten Erfahrungen, die Intel mit der 10-nm-Fertigung gemacht hatte; dementsprechend musste der Reddit-Nutzer "advanceblog" eine Big-Data-Analyse durchführen, um mittels automatischer Prozesse Leistungsänderungen in der Architektur aufzudecken.
Genauer untersucht hat "advanceblog" das Verhalten von Cannon Lake mit den Instruktionen für Divsion via DIV/IDIV, Verschlüsselung mit dem AES-NI-Befehlssatz, VMOVSS/MOVSS und SHA. Mit Skylake-Prozessoren dauerte die Durchführung einer Division (im schlechtesten Fall) etwas mehr als 90 CPU-Zyklen, Cannon Lake schafft dies in zehn bis achtzehn Zyklen. Register-zu-Register-Transfers in Cannon Lake können nun dreimal pro Zyklus ablaufen, während Skylake dies nur einmal pro CPU-Zyklus konnte. Da Cannon Lake eine weitere Ausführungseinheit für den Advanced Encryption Standard (AES) hat, können statt nur einer zwischen drei und vier AES-Instruktionen pro Zyklus durchgeführt werden. Bezüglich der Intel SHA Extensions zeigt sich, dass der Hersteller mit dem Intel Core i3-8121U endlich die neuen SHA-Instruktionen unterstützt, die erstmals 2016 mit den Goldmont-Kernen der Intel-Atom-Mobilprozessoren verwendet werden konnten. Sowohl in SHA-1 als auch SHA-256 können diese Verbesserungen eine deutliche Leistungssteigerung ermöglichen, tatsächlich werden die entsprechenden Instruktionen aber nur sehr selten verwendet.
Insgesamt sind die Ergebnisse relativ ernüchternd. Praktisch zeigt sich, dass die Cannon-Lake-CPU in den verschiedenen Tests zwischen zwei und sechs Prozent zusätzliche Leistung pro Takt vorweisen kann, wenn die Kernleistung der limitierende Faktor des Tests ist. Die zuvor genannten Verbesserungen betreffen nur sehr spezialisierte Anwendungen, daher geht "advanceblog" davon aus, dass die Leistungssteigerung durch andere Verbesserungen, wie zum Beispiel bei der Branch Prediction oder dem Out-Of-Order-Scheduler, bedingt werden. Diese Leistungssteigerung kann als gestiegener IPC (instructions per clock) angesehen werden. Eine reale IPC-Steigerung von 2-6% (je nach Befehlssatz) in kerngebundenen Anwendungen liegt bei einer neuen Generation im Rahmen des Üblichen, vielleicht sogar eher darunter. Die nächsten 10-nm-Intel-CPUs, entwickelt unter dem Codenamen Ice Lake, sollten angeblich dank größerer Caches einge höhere Leistungssteigerung mit sich bringen.
Quelle: reddit.com
Sollten mit Cannonlake bzw Ice Lake 4% IPC hinzukommen, dann wird auch ein Ryzen 2, sofern der nächstes Jahr im gleichen Zeitraum wie Icelike erscheint, wohl auch hier leistungsmässig scheitern.
Ich denke AMD wird nahe rankommen bzw sogar gleichziehen, aber Intel schläft nicht.
Zur Not holt man den zusätzlichen L4 Cache.
Für mobile gibt es dieses Jahr noch Whiskey Lake U und Amber Lake Y, beide in 14 nm.
Man spricht noch von Comet Lake U für nächstes Jahr, wohl auch noch in 14nm, aber eventuell mit neuem PCH (ICL-PCH).
1.x * K1 + 1.x * K2 + 1.x * K3 +... = 1.x * (K1 + K2 +K3 +...)