AMD Epyc 9006 ("Venice"): Server-CPUs mit Zen 6, Zen 6c und 3D V-Cache im Detail

Mit Epyc 9006 feiert AMDs Zen-6-Mikroarchitektur ("Morpheus") ihre Premiere in den neuen Server-CPUs, lange bevor Desktop-Prozessoren wie Ryzen X ("Olympic Ridge") oder APUs wie Ryzen AI 500 ("Medusa Point") und Ryzen AI Max 500 ("Medusa Halo") folgen werden. Spieler, die jetzt schon wissen möchten, welche Technologien ab 2027 auch in den Gaming-CPUs mit 3D V-Cache zum Einsatz kommen werden, finden in Venice bereits das komplette Fundament.

Die Redaktion von PCGH hatte die Neuvorstellungen der AMD Advancing AI 2026 rund um Zen 6 und CDNA 5 sowie den Großauftrag von Microsoft und AMDs Investition in Anthropic bereits kurz beleuchtet. Nachfolgend nehmen wir alle vier CPU-Familien der Serie Epyc 9006, Epyc 9006X und Epyc 9006 LP im Detail unter die Lupe und gehen auf sämtliche Details ein.

Epyc 9006 im Detail: Vier Familien, zwei Sockel und eine Rückkehr

Die sechste Epyc-Generation gliedert sich in vier Familien: Epyc 9006 SP7 mit 64 bis 256 Kernen, Epyc 9006 SP8 mit 8 bis 128 Kernen, Epyc 9006X SP7 ("Venice-X") mit gestapeltem 3D V-Cache sowie Epyc 9006 LP ("Verano") mit LPDDR5X-Speicher. Alle vier Reihen basieren auf Zen 6 ("Morpheus") beziehungsweise Zen 6c ("Monarch"), deren Compute-Chiplets, die sogenannten CCDs ("Core Complex Dies"), bei TSMC per 2-nm-Node gefertigt werden.

AMD Epyc 9006 in insgesamt vier CPU-Familien

AMD Epyc 9006 (SP8) AMD Epyc 9006 (SP7) AMD Eypc 9006X (SP7) AMD Epyc 9006 LP (SP7)

Vollbild-Vergleich

Die vollständigen Spezifikationen hat der Hersteller aus dem kalifornischen Santa Clara parallel zur Vorstellung auf der offiziellen Produktseite veröffentlicht.

Zen 6 und Zen 6c: Zwei Kern-Typen, ein Chiplet-Baukasten

Zen 6 erreicht in Epyc 9006 bis zu 5,0 GHz bei maximal 96 Kernen pro CPU, während Zen 6c mit bis zu 256 Kernen und 4,1 GHz auf maximale Dichte setzt. Die Arbeitsteilung ist dabei klar geregelt: Der klassische Zen-6-Kern sitzt in CCDs ("Core Complex Dies") mit jeweils 12 Kernen, von denen AMD bis zu acht Stück auf einem Träger kombiniert.

Zen 6c wandert hingegen in 32-Kern-CCDs, die intern aus zwei CCX ("Core Complex") mit jeweils 16 Kernen bestehen. Beim Cache herrscht inzwischen Gleichstand, beide Kern-Typen erhalten 1 MiB L2- und 4 MiB L3-Cache pro Kern. Die Unterschiede liegen einzig in den Taktfrequenzen und im Flächenbedarf.

Quelle: AMD AMD Epyc 9006 mit Zen 6 ("Morpheus") und Zen 6c ("Monarch") in vier CPU-Familien. Gegenüber Zen 5 stellt AMD einen IPC-Zuwachs zwischen 10 und 15 Prozent in Aussicht. Dafür verantwortlich sind ein breiteres Front- und Backend mit 8-wide Dispatch sowie sechs getrennte Integer-Scheduler anstelle eines zentralen Scheduler und eine treffsicherere Sprungvorhersage mit deutlich geringerer Latenz.

Der Befehlssatz wächst um die vollständige AVX-512-Unterstützung inklusive FP16, BF16 und VNNI. Für die Anbindung der bis zu acht CCDs verbaut AMD durchweg zwei I/O-Dies pro Prozessor, welche die 16 Speicherkanäle und die PCIe-6.0-Lanes bereitstellen.

Epyc 9006 SP7: 256 Kerne, 512 Threads und 1 GiB L3-Cache

Das Flaggschiff Epyc 9996 kombiniert 256 Zen-6c-Kerne und insgesamt 512 Threads mit 1.024 MiB L3-Cache bei 600 Watt. Der Sockel SP7 wächst dafür auf 7.536 Kontakte und misst 123,6 × 100,6 mm, rund 12 Prozent mehr Fläche als beim Vorgänger SP5 ("LGA-6096").

Preislich ruft AMD für die Speerspitze mit 256‑Kernern stolze 14.904 US-Dollar auf, womit Venice das bisherige Preisgefüge der Serie Epyc 9005 nach obenhin verschiebt. Am anderen Ende der SP7-Palette stehen hochtaktende F-Modelle wie der Epyc 9686F, der 96 Zen-6-Kerne mit bis zu 5,0 GHz betreibt und unter anderem als Host-CPU in AMDs Rackscale-Plattform Helios zum Einsatz kommt.

Ein Blick auf die Details lohnt sich: Der Epyc 9656 kombiniert 96 Zen-6c-Kerne mit 512 MiB L3-Cache, hier bleiben also teildeaktivierte 32-Kern-CCDs mit vollem Cache aktiv. Dasselbe Prinzip verfolgt der Epyc 9176F, der als 16-Kerner satte 192 MiB L3-Cache für die lizenzkostensensitive Workloads mitbringt.

AMD Epyc 9006 SP7 ("Venice") - Spezifikationen

*) Zuordnung der Kern-Typen von AMD noch nicht in allen Fällen offiziell bestätigt.

Epyc 9006 SP8: Acht Speicherkanäle und bis zu 128 Kerne

Im Sockel SP8 deckelt AMD die Epyc-9006-Prozessoren bei 128 Zen-6c- oder 96 Zen-6-Kernen sowie maximal 400 Watt. Die kleinere Fassung bringt es auf 5.572 Kontakte bei 123,9 × 80,9 mm und zielt auf effiziente Server, Edge, Workstations und kostensensitive Deployments.

Statt 16 stehen hier acht Speicherkanäle bereit, dafür lassen sich zwei DIMMs pro Kanal bestücken, sodass es bei 16 Steckplätzen und bis zu 8 TiB RAM pro CPU bleibt. Den Einstieg markiert der Epyc 9016 mit 8 Kernen und 130 Watt für 700 US-Dollar, P-Modelle sind wie gehabt auf Single-Socket-Systeme beschränkt.

AMD Epyc 9006 SP8 ("Venice") - Spezifikationen

*) Zuordnung der Kern-Typen von AMD noch nicht in allen Fällen offiziell bestätigt.

Plattform: MRDIMM-12800, PCIe 6.0 und CXL 3.1

Bis zu 16 Speicherkanäle mit MRDIMMs bei 12.800 MT/s liefern pro SP7-Prozessor eine Speicherbandbreite von bis zu 1,6 TB/s. Reguläre DDR5-RDIMMs bindet die Plattform mit bis zu 8.000 MT/s an, daneben werden 3DS-RDIMMs, MR(C)DIMMs und Tall DIMMs unterstützt.

Mit 512-GiB-Modulen sind 8 TiB Arbeitsspeicher pro CPU und 16 TiB im Dual-Socket-System möglich, angesichts der aktuellen Lage am DRAM-Markt allerdings ein kostspieliges Unterfangen.

Quelle: AMD AMD Epyc 9006 ("Venice"): Die neue Server-Plattform im Detail vorgestellt. Bei der Anbindung vollzieht AMD als erster x86-Hersteller den Sprung auf PCIe 6.0 mit bis zu 64 GT/s pro Lane. Anstelle der 128b/130b-Codierung kommen PAM4 ("4-Level Pulse Amplitude Modulation") samt CRC- und FEC-Sicherung zum Einsatz, ein x16-Slot erreicht damit 128 GB/s pro Richtung.

Jeder SP7-Prozessor stellt 96 PCIe-6.0- und 8 PCIe-4.0-Lanes bereit, im 2P-Verbund sind es 128 respektive 16, da ein Teil der Lanes für die Sockel-zu-Sockel-Kommunikation abgezweigt wird. Der Sockel SP8 bietet mit 128 PCIe-6.0-Lanes pro CPU (192 im 2P-Betrieb) sogar mehr I/O. CXL 3.1 wird über PCIe 6.0 abgewickelt, eine Aufteilung der Lanes ist erst ab x2 möglich.

Ein Blick auf die beiden zum Einsatz kommenden Sockel SP7 und SP8 macht deutlich, dass der riesige SP7 ("LGA-7536") das absolute Aushängeschild der neuen Epyc-Generation ist, während SP8 ("LGA-5572") die "kleineren" Server-Lösungen adressieren soll.

Venice-X: 3D V-Cache kehrt mit 1.152 MiB in den Server zurück

Epyc 9006X ("Venice-X") stapelt zusätzliche 96 MiB 3D V-Cache auf jedes 12-Kern-CCD und erreicht mit acht Chiplets insgesamt 1.152 MiB L3-Cache. Die Rechnung dahinter lautet: Zu den nativen 4 MiB L3-Cache pro Zen-6-Kern gesellen sich 8 MiB aus dem Stapel, macht dementsprechend 48 plus 96 gleich 144 MiB pro CCD.

AMD behält damit exakt das Verhältnis der aktuellen X3D-Modelle bei, skaliert aber mit dem Wachstum von 8 auf 12 Kernen pro Chiplet mit. Gegenüber den regulären SP7-Modellen verdreifacht sich der L3-Cache pro Kern, ausgewählte Varianten takten mit bis zu 5,15 GHz zudem höher als jeder andere Epyc.

Adressiert werden Simulationen, Modellierung, In-Memory-Analytik und andere speichersensitive Workloads. Erscheinen sollen die X-Modelle im Laufe des Jahres 2027.

Eine Blaupause für Ryzen X3D mit Zen 6

Für PC-Spieler ist Venice-X das eigentliche Highlight der Vorstellung, denn die Server-CPUs verraten die Eckdaten kommender Desktop-Modelle. Da AMD im Desktop dieselben CCDs verwendet, dürfen künftige Ryzen X3D auf Basis von Zen 6 mit 12 Kernen und 144 MiB L3-Cache pro Chiplet erwartet werden.

Auch beim Takt kann abgelesen werden, wohin die Reise geht: Wenn der auf Stabilität getrimmte Server bereits 5,15 GHz erreicht, liegt die Messlatte für Desktop-Ableger spürbar darüber. Die kommenden Desktop-Prozessoren der Serie Ryzen X/10000 ("Olympic Ridge") sollen nach dem aktuellen Kenntnisstand mit 6 bis 24 Kernen erscheinen und erstmals einen dedizierten Neuralprozessor statt einer Grafikeinheit mitbringen.

Pikant: Intel plant für seinen 28-Kern-Gaming-Prozessor der Nova-Lake-Generation mit ebenfalls 144 MiB Zusatz-Cache ("bLLC"). Das Cache-Wettrüsten geht also in die nächste Runde und die Spieler dürfen sich auf Olympic Ridge-X vs. Nova Lake-S freuen.

Epyc 9006 LP ("Verano"): LPDDR5X im SOCAMM2-Format

Epyc 9006 LP ("Verano") bietet bis zu 72 Zen-6-Kerne, taktet mit bis zu 5 GHz und setzt als erster Epyc auf LPDDR5X in Form wechselbarer SOCAMM2-Module. Die Low-Power-Ableger sind als Host-CPUs für dichte, beschleunigerlastige KI-Racks konzipiert und sollen dank einer auf 112 Gb/s beschleunigten xGMI-Anbindung die GPUs durchgehend mit Daten versorgen.

In der Gerüchteküche wurde Verano zeitweise noch Zen 7 zugeschrieben, nun ist klar: Es bleibt bei Zen 6, dafür rückt die Effizienz in den Mittelpunkt. Wie Venice-X erscheint auch die LP-Familie erst im kommenden Jahr.

Einordnung: Venice gegen Nvidia Vera und Intel Xeon

AMD beziffert den Durchsatz der neuen SP7-Plattform auf das 3,3-Fache einer aktuellen Intel-Xeon-Plattform, die KI-Leistung auf das 2,4-Fache. Zur Konsolidierung rechnet der Hersteller vor, dass 82 neue Venice-Server 1.000 betagte Systeme mit Intel Xeon Gold ersetzen könnten.

Quelle: AMD AMD Epyc 9006 vs. Intel Xeon 6 Im hauseigenen Vergleich pro Rack bei 100 kW Leistungsbudget stellt der Epyc 9996 zudem 2,08-mal so viele Kerne und Threads bereit wie Server auf Basis von Nvidias Arm-CPU Vera mit 88 ARM64-Kernen. Für den 2P-Verbund zweier Epyc 9996 nennt AMD einen geschätzten SPECrate2026_int_base-Wert von 2.250, ein Duo aus Intels Xeon 6980P kommt auf gemessene 1.120.

AMD Epyc 9006 ("Venice") in Hersteller-Benchmarks

AMD Epyc 9006 vs. AMD Epyc 9005 AMD Epyc 9006 vs. Nvidia Vera AMD Epyc 9006 vs. Intel Xeon 6 vs. ARM

Vollbild-Vergleich

Wie immer gilt: Herstellerbenchmarks zeigen die Paradedisziplinen, unabhängige Tests stehen noch aus. Aufschlussreich ist indes die Wahl der Gegner. Dass sich AMD mittlerweile lieber an Nvidias Vera und ARMs kommender AGI-CPU abarbeitet als an Intel, sagt einiges über die Kräfteverhältnisse im Server-Segment aus.

Das Vokabular der Präsentation ("Agenten pro Watt, pro Dollar, pro Rack") verrät zugleich die Stoßrichtung: AMD positioniert Venice als CPU-Fundament für agentenbasierte KI, aufgeteilt in die drei Rollen Agent-Sandbox, KI-Host-Node und klassischer Allzweck-Server.

Verfügbarkeit, Preise und Ausblick auf Zen 7

Die ersten Epyc-9006-Prozessoren für den Sockel SP7 erscheinen im vierten Quartal 2026, zunächst vorwiegend in AMDs Helios-Racks. Die SP8-Modelle folgen nach aktuellem Zeitplan im 1. Halbjahr 2027, Venice-X und Epyc 9006 LP schließen sich in der 2. Jahreshälfte 2027 an.

Quelle: AMD AMD Epyc 9006 SP7 startet noch in diesem Jahr, während Epyc 9006 SP8, Epyc 9006X ("Venice-X") und Epyc 9006 LP ("Verano") erst 2027 folgen. Die Preisspanne reicht von 700 US-Dollar für den Epyc 9016 bis zu 14.904 US-Dollar für den Epyc 9996, jeweils als 1.000er-Stückpreis. Laut AMD laufen CCDs und I/O-Dies bereits beim taiwanischen Auftragsfertiger TSMC vom Band.

Details zur Ankündigung liefern der offizielle AMD-Blog sowie ein vertiefender Technik-Beitrag zu den vier CPU-Familien. Und danach? Die im Rahmen des Events aktualisierte Server-Roadmap nennt bereits die Nachfolger: Auf Venice folgen "Florence" mit Zen 7 und "Ravenna" mit Zen 8. Hierzu aber in einem gesonderten Artikel mehr.

Eure Meinung ist gefragt!

Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich bereits über Ihre Meinung in den Kommentaren zu dieser Meldung. Sollten Sie hingegen noch keinen Extreme-Account haben, laden wir Sie zu einer Registrierung im Forum ein. Beachten Sie beim Kommentieren aber bitte die Forenregeln. Folgen Sie gerne PCGH bei 🔈 YouTube und 💬 WhatsApp und erhalten Sie Neuigkeiten zu CPUs, Grafikkarten und Gaming direkt in Ihrem Feed.

Quelle: AMD

Artikel teilen

AMD Epyc 9006: Server-CPUs mit Zen 6 und 3D V-Cache AMD hat auf der Hausmesse Advancing AI 2026 in San Francisco die Server-Prozessoren der Serie Epyc 9006 ("Venice") offiziell vorgestellt. Die erste CPU-Generation auf Basis von Zen 6 und Zen 6c bietet bis zu 256 Kerne, 1 GiB L3-Cache, PCIe 6.0 sowie 16 Speicherkanäle mit DDR5-12800.

Per E-Mail versenden

3