Ryzen 6000 mit verdreifachtem L3-Cache: Weitere Details zum 3D V-Cache
Senior Technology Fellow Yuzo Fukuzaki hat sich auf einem Linkedin-Profil mit AMDs 3D V-Cache auseinandergesetzt, der bestehende Ryzen-5000-Prozessoren 15 Prozent schneller machen soll, und liefert interessante Hintergründe.
AMD hatte bereits im Rahmen der Computex eine neue 3D-Packaging-Technologie vorgestellt. Dadurch, dass man einen 3D V-Cache auf bestehende Ryzen-5000-Prozessoren setzt, soll sich deren Leistung um 15 Prozent verbessern. Derartige CPUs waren schon häufiger Gegenstand der Gerüchteküche - angeblich erscheinen sie noch Ende des Jahres als Ryzen 6000. Nun hat sich Senior Technology Fellow Yuzo Fukuzaki mit AMDs Technologie auseinandergesetzt und liefert interessante Hintergründe.
Die Theorie von Yuzo Fukuzaki bringt bezüglich der Position des 3D V-Cache innerhalb der Cache-Hierarchie des Prozessors etwas Licht ins Dunkel. Demnach wird, wie im Prinzip auch schon bekannt, tatsächlich der L3-Cache der jeweiligen CCDs (Core Complex Die) erweitert. Es handelt sich also um keinen nachrangigen "L4-Victim-Cache". Das Betriebssystem erfasst und verwaltet so auch nur den zusammenhängenden, 96 MiB großen L3-Cache pro CCD.
Ryzen 6000: Aus 64 werden 192 MiByte L3-Cache
Im Prinzip ist der 3D V-Cache ein SRAM-Chip, der im gleichen 7-nm-Verfahren wie der Zen-3-CCD hergestellt wird. Er misst laut Fukuzaki lediglich 6 x 6 Millimeter (36 mm²) und wird direkt auf dem Bereich des CCD angebracht, wo sich der 32 MiByte große L3-SRAM befindet. Fukuzaki schätzt, dass etwa 23.000 TSVs (Through-Silicon-Vias) mit einer Größe von jeweils etwa 17 µm den 3D-V-Cache-Die mit dem CCD verbinden. Weitere Details und auch Grafiken finden Sie auf Yuzo Fukuzakis Linkedin-Profil.
Ebenfalls interessant: AMD Ryzen & Radeon: Neuigkeiten zu Zen 3D, Zen 4 und RDNA 3
Zur Erinnerung: Ein Ryzen 5 5950X bietet normalerweise nur einen L3-Cache mit 64 MiByte beziehungsweise 32 MiByte pro 8-Kern-Modul. Setzt man auf jedes CCD nun weitere 64 MiByte des besagten 3D V-Cache, ergibt das insgesamt einen L3-Cache mit 192 MiByte. Veranschaulicht hatte AMD dies bereits an einem Prototyp. Kern dieses Prototyps soll tatsächlich ein ganz normaler Ryzen 5 5950X gewesen sein.
Quelle: Linkedin
Denkbar wäre auch, dass man den Takt in 5nm (noch) nicht so hoch bekommt wie man es gerne hätte (oder sich noch nicht sicher sind) und daher den Cache als Ausgleich implementiert. intel bringt es ja selbst mit der aktuellen Fertigung locker über 5 GHz.
Und wer sagt denn, dass keine 6000er ohne den großen Cache geben wird? Evtl. wird der nur in den High-End-Kloppern vebaut die entsprechend teuer sind.
Das Cache- / Takt-Spielchen ist jedenfalls schon uralt. Mehr Cache, weniger Takt, weniger Cache, mehr Takt, damit konnte man in der Verganenheit schon öfter Leistungsrückstände ausgleichen oder die Kosten senken.
intel hat es ja zuletzt beim 5775C gezeigt, was 128 MB Cache bringen. In Games ging der ja gut ab, wurde allerdings dann auch schnell von höher taktenden CPUs abgelöst.
Zen3+ ist ja nur eine Marketingbezeichnung für den Zen3-Refresh, also weiterhin znver3
Und leider ist auch der 11900K dort besser, als mein 5950X.
Mag sein, dass der 11900k hier besser läuft, den hab ich nicht im direkten Vergleich erlebt.
Ich sag ja auch wirklich nicht, dass Kerne das ein und alles wären.