AMD Ryzen mit 3D Vertical Cache Technology: Huckepack 64 MiB pro CCD [Update]

Update vom 02.06.2021

AMD hat im Nachgang zur Präsentation der 3D Vertical Cache Technology von Dr. Lisa Su noch ein paar Fragen beantwortet, die einiges klären. So ist der Cache laut Sam Naffziger eine Erweiterung des bereits vorhandenen L3-Caches und ihm hierarchisch gleichgestellt; auch beim Power-Management. Man könnte es quasi als Erweiterung sehen, wie es Speichererweiterungen früher z.B. für Grafikkarten gab. Das hat unter anderem den Vorteil, dass Entwickler ihren Code nicht speziell anpassen müssen. Unterm Strich kann AMD den Cache von Ryzen deutlich vergrößern, ohne dabei die eigentlich zu erwartenden Probleme zu bekommen.

Die Integration der Technik soll schon im Design von Zen 3 berücksichtigt und so gestaltet worden sein, dass es keine Strafen bei Latenzen und Geschwindigkeit gibt. Durch die frühzeitige Einplanung im Design ändert sich nichts bei der Integration: Die Dies sind in Summe gleich hoch, weil man den CCD- und den Cache-Die so schmälert, dass das gleiche Endergebnis vorliegt und folglich beim Packaging nichts angepasst werden muss. Thermisch sieht man keine Probleme, da der SRAM direkt über dem CCD-Cache sitzt, der selbst keine thermisch kritische Zone ist. Auch sonst sind die Auswirkungen bei den Temperaturen laut AMD vernachlässigbar und einkalkuliert, worauf man unter anderem mit thermisch effizientem Silizium reagiert hat.

Ob man für den angekündigten Einsatz zum Jahreswechsel einen Zen-3-"Refresh" aus der Taufe hebt, ist daher ungewiss. Der SRAM kann schon jetzt Huckepack auf das vorhandene Design integriert werden, ohne groß etwas zu ändern. Spinnt man den Gedanken weiter, kann AMD die Prozessoren mit großem Cache zusätzlich gegen einen Aufpreis anbieten, zum Beispiel mit einem Buchstaben in Namen, während das aktuelle Programm weiter läuft.

Bislang ist nur von Ryzen-Prozessoren die Rede; gezeigt wurde Vermeer. Die Technik ist aber vor allem auch für die (monolithischen) APUs mit integrierter Grafikeinheit spannend, doch die scheinen wie Epyc-Prozessoren zumindest kurzfristig kein Thema zu sein. In Zukunft können auch mehr SRAM-Chips (bis zu 8/512 MiB) gestapelt werden, aber was technisch möglich ist, muss nicht immer sinnvoll sein. Mehr Cache kann helfen Anwendungen zu beschleunigen, ist aber kein Allheilmittel - insbesondere im sehr wechselhaften Anwendungsumfeld einer Desktop-CPU. Hier gilt es den/die optimalen Kosten-Nutzen-Faktor(en) zu finden.

Original-Artikel vom 01.06.2021

AMD hat auf der digitalen Computex 2021 zahlreiche Themen adressiert und eines davon war die 3D Vertical Cache Technology. Das ist kurz gesagt ein Zusatz-Cache, der den bestehenden Cache der Prozessoren erweitert. Die 3D Vertical Cache Technology ist eine in Zusammenarbeit mit TSMC entwickelte die-on-die 3D-Stacking-Technologie, die auf TSV mit 2 TB/s als Verbindung setzt und Huckepack einen bis zu 64 MiB großen, in 7 nm gefertigten SRAM-Cache liefert - zusätzlich zum bereits vorhandenen On-Die-Cache der CCDs mit bis zu 32 MiByte. In Summe kann AMD so den gesamten Cache bei einem ordinären Ryzen mit 2 CCDs von derzeit bis zu 64 auf bis zu 192 MiB vergrößern; bei Prozessoren mit weniger oder mehr CCDs entsprechend. Im Sprachgebrauch ist von einem L3-Cache die Rede, da er wohl hierarchisch genau so eingeordnet ist und nicht als nachgelagerter L4-Cache. Alle Fragen sind hier aber nicht abschließend geklärt - etwa das Tempo des Huckepack-SRAM-Caches.

Zum Stromverbrauch sagt AMD, dass man sich auch für eine Hybrid-Bond-Technologie mit Kupfer-zu-Kupfer-Verbindungen entschieden hat, weil die unter anderem eine dreifache Verbesserung bei der Interconnect-Energieeffizienz liefert und so den Uncore-Verbrauch nicht weiter kräftig nach oben schnellen lässt; zusätzlich zur höheren Dichte und besseren Temperatur.

Zwar fiel zu keiner Zeit der Hinweis auf die Architektur, bei der die Technik zum Einsatz kommt, aber es dürfte recht naheliegend sein, dass hier von einem Zen-3-Refresh die Rede ist, auch bekannt als Zen 3 Plus. Es wurde ein Prototyp eines Ryzen 5900X als Beispiel gezeigt und "High End"-Produkte sollen noch im Laufe des Jahres gefertigt werden und zum Jahresende hin erscheinen. Damit gibt es einen weiteren Hinweis darauf, dass es noch einen Zwischenschritt vor der Zen-4-Architektur geben wird, die wohl erst gegen Ende des kommenden Jahres auf den Markt kommt.

Der gezeigte Prototyp, ein auf 4 GHz getakteter Ryzen 9 5900X mit 12 Kernen, war in ausgewählten Spielen im Schnitt um 15 Prozent schneller als ein vergleichbarer Ryzen 9 5900X ohne den Zusatz-Cache. Die Benchmarks in solchen Präsentationen sind wie üblich selektiert und geben in der Regel die optimalen Ergebnisse wieder. Fairerweise hat AMD eine Auswahl an Spielen zwischen 4 und 17 Prozent gezeigt - League of Legends profitiert kaum. Im Englischen würde man für den Praxiseinsatz sagen: "Your milage may vary." Womit man noch einmal bei der Feststellung eingangs steht: Es ist nicht alles geklärt. Eine der naheliegenden Fragen ist natürlich, ob Spielentwickler ihren Code auf den Zusatz-Cache optimieren können/müssen oder nicht - und wenn ja, wie intensiv?

Artikel teilen

AMD Ryzen mit 3D Vertical Cache Technology: Huckepack 64 MiB pro CCD [Update] Die von AMD auf der Computex 2021 vorgestellte 3D Vertical Cache Technology liefert Prozessoren Zusatz-Cache, der Huckepack auf dem CCD angeritten kommt. Beim gezeigten Ryzen-Prototypen sind es 64 MiB SRAM-Cache pro CCD extra.

Per E-Mail versenden

76