Radeon RX 7000: Block-Diagramme zu Navi 31, 32 und 33 veröffentlicht
Ein Twitter-Nutzer hat Block-Diagramme für die kommenden Radeon-GPUs Navi 31, Navi 32 und Navi 33 veröffentlicht. Als Grundlage dienten ihm die schon länger durchs Netz schwirrenden (mutmaßlichen) Spezifikationen der Radeon-RX-7000-Serie, die sich teilweise aus Multi-Die-GPUs zusammensetzen soll.
Die mutmaßlichen Spezifikationen der nächsten Radeon-Generation gehen schon seit einigen Wochen durchs Netz. Twitter-Nutzer "Olrak29" hat auf Grundlage dieser Daten nun Block-Diagramme für Navi 31, Navi 32 und Navi 33 erstellt, die den Aufbau der einzelnen RDNA-3-Chips besser veranschaulichen. Wie man anhand der Grafiken ganz gut erkennen kann, setzen sich Navi 31 und Navi 32 aus zwei Compute-Dies zusammen. Derweil soll es sich bei Navi 33 um ein monolithisches Design handeln.
Die Spezifikationen, auf deren Basis "Olrak29" seine Block-Diagramme aufbaut, hatten zuvor schon mehrere Leaker in den Raum gestellt. Demnach bringt das kommende GPU-Flaggschiff (Navi 31) 15.360 Shader-Einheiten zum Zuge, verteilt auf zwei Compute-Dies mit jeweils 30, insgesamt also 60 Workgroup Processors (WGP). Ebenfalls zwei MCD-Chiplets soll Navi 32 bieten, jedoch nur mit jeweils 20 WGPs. Mit insgesamt 40 WGPs würde ein solcher Grafikprozessor noch auf 10.240 Shader- beziehungsweise FP32-Einheiten kommen. 20 WGPs und damit noch 5.120 Shader-Einheiten werden Navi 33 nachgesagt.
Radeon RX 7000 mit RDNA 3: Launch erst im Oktober 2022?
Während man Navi 31 ein 256 Bit breites Speicherinterface und 256 bis 512 MiByte Infinity Cache nachsagt, war bei Navi 32 von 192 Bit und 256 bis 385 MiByte die Rede. Obwohl Navi 33 mit 5.120 so viele Shader-Einheiten wie das aktuelle Navi-21-Flaggschiff in Form der Radeon RX 6900 XT bieten soll, erwartet die Gerüchteküche eine 128-Bit-Anbindung und 128 bis 256 MiByte Infinity Cache. Bei der Radeon RX 6900 XT stehen noch 256 Bit und ein 128 MiByte großer IC auf der Habenseite.
Mehr zum Thema: AMD Navi 31, 32 und 33: Nicht nur das Flaggschiff mit deutlich mehr Shader-Einheiten?
Unklarheit herrscht immer noch darüber, wann AMD seine RDNA-3-Grafikkarten veröffentlicht. Leaks nach könnten erste GPUs im Oktober 2022 erscheinen - was aber nicht zwangsläufig heißt, dass alle drei zeitgleich auf den Markt kommen. Vermutlich veröffentlicht AMD auch die Radeon-RX-7000-Reihe wieder gestaffelt.
Also MUSS es kleinere Chips geben, die man eher in Einstiegskarten verbaut, d.h. Einstiegskarten werden keine 5000 ALUs haben.
Ich sage das nicht, die Gerüchteküche.
Aber denke Latenzen beim Zugriff mehrerer Module stehen dem im Weg (muss schließlich koordiniert werden), daher wären es dann eher jeweils 256 MB je Recheneinheit, was keinesfalls 100% 512 MB entspricht (da Daten doppelt vorhanden sein können).
Mit Multichip ist das zwar entschärft, aber dennoch sind das (auf heutige Werte bezogen) High-End-Chips die 5000 und mehr ALUs haben sollen. Wie gesagt, dass erhöht den Ausschuss und damit erhöht es die Kosten.
Also MUSS es kleinere Chips geben, die man eher in Einstiegskarten verbaut, d.h. Einstiegskarten werden keine 5000 ALUs haben.
In der absoluten High-End-GPU könnte ich mir das vorstellen, aber das wird kosten.
Ich freue mich jedenfalls auf die neuen Einstiegskarten. Sollte es eine 7600 oder 7600 XT mit den Daten geben, dann wäre ich mehr als happy, das wären ~100% mehr Leistung zu jetzigen GPUs.
Bei den aktuellen Preisen reizen mich die 6xxx leider nicht. Eine kommende RX 6600 XT hat mir mit 32 MB zu wenig IC (nutze WQHD). Daher ist meine obige Annahme von 96-128 MB IC für ne 7600 schon sehr optimistisch, realistisch werden es wohl eher 64 - 96 sein.
Wer sagt denn, daß es eine Cache-Die mit 512MB geben muß?
Die Cache-Die könnte auch nur 256MB groß sein und bei den wenigen Top-Karten stapelt man da 2 Dice.
5120 ALUs, 160-192 MB IC für eine 7700 XT (Vollausbau)
4608 ALUs, 128-160 MB IC für eine 7700 (Teilverwertung)
3840 ALUs, 128 MB IC für eine 7600 XT (Vollausbau)
3200 ALUs (eher 2560), 96-128 MB IC für eine 7600 (Teilverwertung)
Damit wäre man im Einstiegs- und Midrange-Bereich locker bei 80% - 100% über heutiger Leistung.
Selbst bei 6nm muss AMD auf die Kosten achten und die Chipgrößen im Zaum halten.
Der Infinity Cache könnte als gesonderter Chip natürlich anwachsen.
Aber auch hier, warum soll AMD 512 MB "verschenken", wenn 256 MB für das Topmodell auch schon eine Verdopplung wären? Max sind vielleicht 384 MB drin.
Wenns dazu eh schon schnelleren RAM gibt, dann wäre das Verschwendung.
Die Top-Modell könnten natürlich so stark anwachsen, dank Multi-Chip. Aber ganz ehrlich, die werden 1500 Euro + kosten und das wäre der Preis in normalen Zeiten, aktuell würde die Karte für 3500 - 4000 über den Tisch gehen.
Aber auch die Multichips müssen produziert werden und ich will nicht wissen wie hoch der Ausschuss ist bei 5120 ALUs auf einem Chip, geschweige denn wenn noch mehr ALUs drauf sein sollen.
2023 ist schließlich auch noch ein Jahr und da will AMD bestimmt RX 8xxx verkaufen, das könnten die mit leicht höherem IC und ALU Vollausbau machen, ohne eine neue Archtiketur in den Markt zu werfen. + evtl. GDDR7 und fertig ist die Laube.
Zwei, drei lose Anmerkungen:
RDNA3 wird in den unteren Marktsegmenten sicherlich weiterhin monolithische Designs verwenden; MCM wäre da vermutlich zu teuer.
CDNA (ein angepasstes GCN) ist komplett unabhängig von der RDNA-Entwicklung und rein auf Compute Workloads ausgelegt. In der Architektur wurden gar wesentliche Bestandteile an 3D-Funktionseinheiten wegrationalisiert. Im Wesentlichen ist noch die Media-Engine übriggeblieben, damit Video verarbeitet werden kann, weil viele AI-Workloads Videomaterial verarbeiten.
Letzten Endes ist das schon alles recht interessant und technologisch haben die Hersteller hier sicherlich vielfältige Möglichkeiten, die weitaus effizientere oder leistungsfähigere Designs ermöglichen würden, nur der Generalanspruch und das Thema Wirtschaftlichkeit schränken den Griff in die Technologiekiste natürlich ein und wenn eine Firma am Ende des Bilanzjahres Umsatz und Gewinn X, Y unterm Strich stehen haben will und Produktsparte dazu z % beitragen muss, dann kann man halt nicht das technisch Beste verbauen. AMD hat sich mal irgendwann mit HBM versucht und das auf den Weg gebracht, jedoch beispielsweise Intel und nVidia dürften seit etwa 2016/17 schon durchgehend weitaus mehr HBM2 als AMD verbauen in ihren Produkten, was am Ende schlicht ein Resultat der Kosten ist, denn auf rein technischer Seite hat HBM etliche Vorteile für sich zu verzeichnen. Und mit der Architekturaufspaltung wird man zukünftig auch kein Abfallprodukt a la Radeon VII mehr erwarten können, sondern muss warten, bis nVidia oder AMD tatsächlich gezielt HBM in den Consumer-Markt bringen werden.
Ich würde zumindest vermuten, sofern nicht etwas wie GDDR7 überraschend schnell kommt (oder Micron ihren OC-GDDR6 noch stark weiteroptimieren kann) oder aber man die Caches einfach noch und nochmals größer macht um weiterhin mit GDDR6 günstig wegkommen zu können, dass die übernächste GPU-Gen (2024?) zumindest im HighEnd mit HBM aufwarten wird.
Btw ... Intel hat hier ja schon mit Sapphire Rapids SP skizziert was kommen wird. Eine Tile-basierte via EMIB-zusammengesetzte CPU, deren Tiles wahrscheinlich vollstädiges I/O besitzen werden, also grob vermutet 16 PCIe 5.0 Lanes pro Tile zzgl. zwei DDR5-Controllern und zusammengesetzt bis zu vier Tiles pro CPU.
Zudem darf man vermuten, dass sofern es nicht einen separaten Tile geben wird, dass jeder Tile zusätzlich über einen HBM2-Controller/PHY verfügen wird, um einen HBM2-Stack anbinden zu können. Die volle CPU kann also 64 GiB (bestenfalls wäre gar 96 GiB möglich) HBM2 auf dem Package haben, die als L4$ fungieren können und das Speichersubsystem damit drastisch beschleunigen dürften, was vor allem für AI-Workloads vorgehen sein wird. Darüber hinaus erklärte man aber auch schon, dass ein DRAM-less Mode möglich sein soll, d. h. die CPU läuft ausschließlich mit dem HBM2 als LastLevel-Speicher ohne DRAM.
Ein HEDT-Ableger davon mit bspw. nur zwei CPU-Tiles und 32 GiB HBM2 mit vielleicht 500+ GiB/s Speicherbandbreite klingt schon ein wengi verrückt.
Und zukünftige Designs werden gar noch komplexer. Von Meteor Lake weiß man schon, dass es ein Compute-Tile gibt, jedoch auch dass das Design Foveros nutzen wird, d. h. es wird interessant, was uns hier in Zukunft erwartet, wobei man aber auch nüchtern sagen muss, dass das leistungstechnisch schon alles weit über den einfachen Consumer-Bedarf hinausgeht ... ja,ja, ich weiß, so mancher wird ja dennoch nicht müde zu behaupten "es gibt nie genug"