3-nm-Fertigung mit GAAFETs soll sich bei Samsung bis 2024 verzögern
Laut ursprünglichen Plänen von 2019 sollte Samsungs erste Halbleitermassenproduktion mit "Gate-All-Around"-Feldeffektransistoren (GAAFETs) und 3-Nanometer-Strukturbreite bereits in diesem Jahr anlaufen. Nun ist jedoch von allerfrühestens 2023 die Rede.
Bereits zum Jahreswechsel gab es Berichte über Schwierigkeiten bei der 3-nm-Fertigung sowohl bei Samsung als auch TSMC, wobei Samsung mit seinem "3GAE" benannten Prozess im Gegensatz zum Wettbewerber auf GAAFETs statt FinFETs setzen will. Laut einem Bericht von SemiAnalysis soll es nun frühestens 2023 und wahrscheinlich eher erst 2024 soweit sein, wobei Samsung ursprünglich für 2020 mit der Tape-Out-Bemusterung für erste Kunden und 2021 mit der Massenproduktion plante.
Die neue Aussicht für die Massenproduktion äußerte kürzlich Dr. Chidi Chidambaram auf einer Veranstaltung von Applied Materials, einem wichtigen Hersteller von Anlagen für die Halbleiterindustrie. Chidambaram wiederum arbeitet als Vice President of Engineering bei Samsungs größtem Fertigungskunden Qualcomm und leitet die Prozesstechnologie sowie das Foundry-Engineering-Team des Unternehmens, weswegen er als entsprechend gut informiert gilt. Seinem Wortlaut nach sei 2023 zwar möglich, aber 2024 realistischer.
Erwartungen zurückgeschraubt
Wie SemiAnalysis weiter berichtet, hat Samsung mittlerweile auch die technischen Vorteile der GAAFETs mit ihrer Nanodrahttechnologie nach unten korrigiert: Im Vergleich zu den bisherigen 7-nm-FinFETs wurde der Performance-Gewinn demnach von ursprünglich 35 Prozent auf 10 Prozent, die Reduzierung der Logikfläche von 45 Prozent auf 25 Prozent und die Verbesserung der Energieeffizienz von 50 Prozent auf 20 Prozent revidiert.
Quelle: Samsung
3-nm-Fertigung mit GAAFETs soll sich bei Samsung bis 2024 verzögern
Technisches Hintertreffen droht
Laut Einschätzung von techpowerup.com bedeutet die Verzögerung, dass Samsung gemeinsam mit Intel bei der Foundry-Technologie deutlich hinter TSMC zurückfallen wird. TSMC plane 2024 mit Nodes der 2-nm-Klasse, inklusive EUV-Multi-Patterning, umfangreicher Verwendung von Kobalt in Kontakten und Interconnects, Channels auf Germanium-Basis sowie anderen internen Innovationen. Da die Entwicklung von Intels Foundry-Technologie im Bereich von unter 10 Nanometern nur langsam vorankommt, sei Samsung demnach noch die einzige brauchbare Alternative zu TSMC für die Herstellung modernster Logikchips. Intel sprach derweil im vergangenen Jahr von der Umstellung auf GAAFETs in den nächsten fünf Jahren.
(nicht auf dich bezogen) nannten die jedoch im gleichen Atemzug auch Intel als einen der ersten Nutzer des N3:
Und wie gesagt, es ist ein Unterschied was TSMC anbietet und was konkrtet für das eine oder andere Unternehmen wirtschaftlich ist. 3nm von AMD für Consumer-Produkte bereits Ende 2023, also unmittelbar folgend auf die 5nm-Erstveröffentlichung werden nur dann kommen, wenn der Druck durch die Konkurrenz zu groß zu werden droht.
Letzteres ist nun übrigens durchaus möglich wie ich gerade las, denn gemäß Nikkei Asia News wird Apple einer der ersten Nutzer des N3 sein. Zum Entsetzen so mancher Fans
[Ins Forum, um diesen Inhalt zu sehen]
Entsprechend wäre es tatsächlich denkbar, dass AMD schon im 2HJ23 zwangsweise nachziehen muss, weil sie andernfalls ins Hintertreffen zu geraten drohen.
Zu GAAs: Das habe ich auch nicht als Widerspruch verstanden, wollte nur erklären und wie gesagt, bspw. Samsung's 5LPE, obwohl explizit mit einer "5" vorne weg, ist weit Weg von TSMCs 5nm (N5 und N5P) und noch weiter weg von Intels 7nm (P1276).
RDNA ist für AMD übrigens das gleiche Problem: Wirtschaftlichkeit. Nur sehr kleine Marktanteile und absehbar noch viel weniger im professionellen Segment. Auch hier würde man wohl tendenziell eher länger bei einem kostengünstigeren Node verbleiben. Eine frühe Nutzung von 5nm bspw. dürfte eher für etwas wie CDNA2 zu erwarten sein.
Beispielsweise für RDNA3 würde ich mit sehr hoher Wahrscheinlichkeit den N6 und nicht etwa einen 5nm-Node erwarten, denn der Marktdruck ist hier für AMD vergleichsweise gering, da nVidia Consumer-Produkte bestenfalls auf dem 5LPE fertigen wird.
"Daher denke ich, dass man frühestens im vierten Quartal 22 Chips auf 3nm Basis bringen wird.", wie gesagt, gesichert nicht für x86, aktuell dürfte wohl 2024 ein realistisches Datum für erste N3-Produkte im x86-Markt sein. AMD kommt im 2HJ22 gerade mal erst mit dem N5(P), d. h. dass die schon in 2023 auf den N3 wechsel erscheint aus Gründen der Wirtschaftlichkeit höchst unwahrscheinlich.
Ergänzend wäre bei AMD aufgrund der weiter steigenden Kosten auch ab Zeitpunkt X eine Aufteilung der Entwicklung/Fertigung denkbar, d. h. Consumer-Produkte bleiben länger auf einem etablierten, älteren Node, während man vorerst nur die margenträchtigen Serverprodukte auf einen neueren Node umzieht.
Erste Anzeichen sieht man bspw. schon in 2022 mit den APUs, die das ganze Jahr über auf dem N6 (mit Zen3+) verbleiben werden.
Zu den möglichen Vorteilen: Die fallen nun anscheinend im Samsung-Prozess geringer aus als mal ursprünglich angekündigt. Das muss bei den anderen Herrstellern aber nicht zwangsweise auch der Fall sein. Samsung bildet bspw. mit dem, was sie als 5 nm bezeichnen das Schlusslicht im Vergleich zu Intel und TSMC. (Wie schon erklärt gehen Intels 7nm, soweit bisher bekannt, schon deutlich über TSMCs 5nm hinaus). Was Intel mit GAAFETs (bei denen "5nm") und TSMC damit realiisieren können werden, kann durchaus anders aussehen.
[Ins Forum, um diesen Inhalt zu sehen]: Mit den Auftragsbüchern hat TSMC so oder so keine Probleme und die Probleme dürfen sie auch grundsätzlich nicht haben, weil sie bei den Investitionssummen ansonsten beträchtliches Geld verlieren. Eine sehr hohe Auslastung der Kapatzitäten ist hier zwingende Voraussetzung für die Investitionsspirale, die sie angekündigt haben und selbst bei der fragen sich jetzt schon Analysten, wie TSMC das finanziert bekommen will.
Im März kamen dann die Verlautbarungen, dass die Massenproduktion im vierten Q 2022 laufen soll, alles hinsichtlich der M1 Nachfolger bei Apple, also kein x86.
Ob AMD dann wirklich mehr als ein Jahr braucht, ist glaube ich abzuwarten. Denke schon, dass man vieleicht ein Produkt schon in 3nm platzieren möchte in 2023, aber auch sprach ich vermutlich von Ende 23, evtl. ja dann auch RDNA Geschichten.
Bzgl. GAAFETs kann ich dir natürlich nicht widersprechen (habe ich oben ja auch nicht wirklich getan), aber ich glaube schon, dass die Technik an sich bei allen ähnlich ist und alle mit ähnlichen Problemen und Optimierungen arbeiten. Bin mir nicht sicher ob die Strukturgröße einen merklichen Einfluss auf den Gewinn von GAAFETs hat, da ja letztlich die Kontaktfläche in einem sehr ähnlichen Verhältnis zu FINFET bleibt, ob jetzt 5nm oder 3nm oder 1nm. (also bspw. hat GAAFET 150% der Kontaktfläche von FINFET, das Verhältnis müsste bleiben wenn die Strukturgröße sich ändert).
Aber sicher sein kann man sich natürlich nicht.
Vor allem aber wollen wir mal hoffen, dass alle drei die Probleme schnell und zeitnah lösen können, 1nm NanoSheet wäre doch auch was feines
"Daher denke ich, dass man frühestens im vierten Quartal 22 Chips auf 3nm Basis bringen wird.", wie gesagt, gesichert nicht für x86, aktuell dürfte wohl 2024 ein realistisches Datum für erste N3-Produkte im x86-Markt sein. AMD kommt im 2HJ22 gerade mal erst mit dem N5(P), d. h. dass die schon in 2023 auf den N3 wechsel erscheint aus Gründen der Wirtschaftlichkeit höchst unwahrscheinlich.
Ergänzend wäre bei AMD aufgrund der weiter steigenden Kosten auch ab Zeitpunkt X eine Aufteilung der Entwicklung/Fertigung denkbar, d. h. Consumer-Produkte bleiben länger auf einem etablierten, älteren Node, während man vorerst nur die margenträchtigen Serverprodukte auf einen neueren Node umzieht.
Erste Anzeichen sieht man bspw. schon in 2022 mit den APUs, die das ganze Jahr über auf dem N6 (mit Zen3+) verbleiben werden.
Zu den möglichen Vorteilen: Die fallen nun anscheinend im Samsung-Prozess geringer aus als mal ursprünglich angekündigt. Das muss bei den anderen Herrstellern aber nicht zwangsweise auch der Fall sein. Samsung bildet bspw. mit dem, was sie als 5 nm bezeichnen das Schlusslicht im Vergleich zu Intel und TSMC. (Wie schon erklärt gehen Intels 7nm, soweit bisher bekannt, schon deutlich über TSMCs 5nm hinaus). Was Intel mit GAAFETs (bei denen "5nm") und TSMC damit realiisieren können werden, kann durchaus anders aussehen.
[Ins Forum, um diesen Inhalt zu sehen]: Mit den Auftragsbüchern hat TSMC so oder so keine Probleme und die Probleme dürfen sie auch grundsätzlich nicht haben, weil sie bei den Investitionssummen ansonsten beträchtliches Geld verlieren. Eine sehr hohe Auslastung der Kapatzitäten ist hier zwingende Voraussetzung für die Investitionsspirale, die sie angekündigt haben und selbst bei der fragen sich jetzt schon Analysten, wie TSMC das finanziert bekommen will.
Das Intel und Samsung derzeit schwer im Schatten von TSMC stehen, denke ich braucht man nicht anzuzweifeln. Die machen in den letzten Jahren einen excellenten Job und gehen ihre Linie Schritt für Schritt durch. Alles klappt nicht, aber man hat das Gefühl, dass bei allen anderen noch viel mehr nicht klappt. Wenn man jetzt überlegt, wie aufwendig GAAFET zu sein scheint und dann feststellt, dass die Vorteile so viel geringer ausfallen als ursprünglich angenommen, dann scheint TSMCS Verzicht wieder einmal goldrichtig gewesen zu sein.
Ich denke Ende nächsten Jahres wird 3nm dann auch soweit sein, dass man x86 CPUs und/oder GPUs damit fertigen kann und nicht mehr auf die kleinen SoCs beschränkt bleibt. Fraglich dann, und damit schließt sich der Kreis wer dies wann nutzen will / kann! AMD wird ja quasi Wochen vorher erst mit 5nm um die Ecke kommen und Sinn einen zweiten Chip in 3nm zu bringen wird es wohl kaum machen. Daher denke ich, dass man frühestens im vierten Quartal 22 Chips auf 3nm Basis bringen wird.
Neben 2nm in GaaFET entwickeln sie noch 2,5nm in FinFET.
2,5nm basiert auf dem 3nm-Node.
Falls mit 2nm alles nach Plan läuft, hat TSMC sicher auch kein Problem die Auftragsbücher für 2,5nm voll zu bekommen