Intel: In fünf Jahren mit Nanowire- statt FinFET-Transistoren
Intels CTO Mike Mayberry kündigte auf einer Mikroelektronik-Konferenz an, dass Intel die aktuellen FinFET-Transistoren in den nächsten fünf Jahren durch Nanowire- beziehungsweise GAAFET-Transistoren ersetzen will. Diese Umstellung dürfte wahlweise die Entwicklung von Chips mit höherem Takt oder mit einem niedrigerem Flächenverbrauch ermöglichen.
Intels Chief Technology Officer, Mike Mayberry, sprach letzte Woche auf dem VLSI Technology Symposium und gab dabei einen interessanten Ausblick für Intels Fertigung: Spätestens in fünf Jahren sollen die mit Intels 22-nm-Process eingeführten FinFET-Transistoren Geschichte sein. Dann will das Unternehmen auf eine andere Bauweise wechseln, die das Unternehmen als Nanowire bezeichnet.
GAAFET statt FinFET
Mayberry wurde konkret nach einem Zeitplan für den Masseneinsatz von Nanowire-Transistoren gefragt, woraufhin er sich nicht genau festlegen wollte. Die fünf Jahre sollten daher eher als grober Zeitrahmen angesehen werden, und nicht als fixes Datum.
Q: Can you give us the timeline for the introduction of nanoribbon/nanowire process technology into high volume production?
A: This is not a roadmap talk, so I'll be vague and say within in the next five years.
Hinter Nanowire steckt eine Technologie namens GAAFET, kurz für "Gate All Around Field Effect Transistor". Diese Technologie soll die Vorteile von FinFET-Transistoren noch ausweiten und die Fertigung weiter verbessern. Der Grundgedanke ist dabei relativ einfach: Je breiter der Leitungskanal unter einem Transistorgate ist, desto mehr Strom kann er leiten. Aus diesem Grund wurden FinFETs eingeführt, bei denen sich das Gate nicht mehr planar auf dem Silizium befindet, sondern um die Finne herumgewickelt wird.
Quelle: Samsung
Verschiedene Bauarten von Transistoren. Planare Transistoren wurden mittlerweile von FinFETs abgelöst, die wiederum bald von GAAFETs ersetzt werden sollen.
GAAFETs weiten dieses Konzept aus, indem sie nicht mehr auf eine einzelne Finne sondern auf übereinanderliegende Leitungskanäle setzen. Dadurch kann das Gate insgesamt noch "breiter" ausgelegt werden, und das wiederum ermöglicht wahlweise Transistoren die kleiner sind, oder aber die mehr Strom leiten können und damit noch höhere Taktraten ermöglichen.
Passend zum Thema: [PLUS] GPUs, CPUs und RAM: Taktraten und ihre Grenzen
Nanowires bzw. GAAFETs sind dabei keine alleinige Idee von Intel: Auch andere Foundries arbeiten an entsprechenden Transistoren. Samsung und TSMC erwarten die Einführung zu deren 3-nm-Prozess, und wenn Intel nach den massiven Problemen mit dem 10-nm-Prozess wieder in einen normalen Rhythmus kommt dürfte es dort vermutlich zu deren 5-nm-Prozess soweit sein.
Quelle: Anandtech
Rocket Lake ermöglich derzeit keine wirklichen Einschätzungsmöglichkeiten. Hierbei handelt es sich lediglich um ein Engineering Sample, das anfänglich mit Bugs versetzt ist und mit deutlich niedrigerem Takt läuft. Für eine halbwegs sinnvolle Vorabschätzung bräuchte man hier mindestens so etwas wie ein Qualification Sample. Und darüber hinaus kann man davon ausgehen, dass derartige, sehr frühe Leaks unmittelbar direkt von den Herstellern stammen und gezielt eingesetzt werden um dann und wann ein Lebenszeichen und etwas Futter für die Presse zu liefern. Die werden sich sehr genau überlegen, welche Werte sie da im Vorfeld durchsichern lassen und das könnten auch mal durchaus konservative Werte sein. Derzeit kann man da nicht wirklich was sagen. Fest steht lediglich, dass die CPU mit einer Beschränkung auf 8 Kerne nicht mit AMDs 12- und 16-Kernern konkurrieren wird, aber das ist für den Großteil des Marktes eh nicht relevant. Bezüglich Mainstream-Workloads würde ich vermuten, dass AMD sich diesmal mit Zen3 etwas weiter von Intel absetzen können wird (was ihnen mit Zen2 dagegen nicht wirklich gelang trotz 7nm). Darüber hinaus würde ich jedoch ebenso davon ausgehen, dass sie Intel auch dieses mal wieder nicht weit abgeschlagen hinter sich lassen können, wenn man Vermutungen anstellen darf bzgl. dem zusätzlich betriebenen Aufwand durch den Backport der neueren Architektur auf den alten 14nm-Node und plattformtechnisch wird diese zudem ebenfalls die wesentlichen Lücken schließen.
Dennoch dürfte die AMD-Plattform weiterhin die attraktivere bleiben, selbst wenn man sich nur einige "Sicherheiten" offen halten will. Bei einem RKL-Board mit dem 8-Kerner ist das Ende erreicht. Bei einem halbswegs aktuellen Ryzen-Board ist man mit dieser Generation zwar auch am Ende angekommen, aber wenn aktuell vorerst absehbar 8 Kerne reichen (wie ein 4700X/4800X), dann hätte man zumindest noch Ende 2021 bzw. in 2022 die Möglichkeit einen 4900X oder 4950X einzustecken und könnte noch einmal für ein ordentliches Leistungsplus sorgen auf der alten Plattform. Ob man das will, ist natürlich eine andere Frage, denn zu der Zeit werden DDR5, Zen4 und Alder Lake aktuell sein (PCIe5 im Consumer-Segment wohl eher nicht), aber man kann sich damit zumindest seine Optionen offenhalten.
Dass AMD im Consumer-Segment in nächster Zeit über 16 Kerne hinausgeht ist wenig wahrscheinlich (wenn auch nicht vollkommen ausgeschlossen). Konkret wird AMD mit wachsender Etablierung im Markt die Preis anziehen, um die Marge zu erhöhen; das erklärte man schon im letzten Jahr den Investoren und nichts anderes kann man von einer AG erwarten. Mit bspw. 24 oder 32 Kernen würde AMD schlicht Geld auf der Straße liegen lassen. Für Consumer werden derartig hochkernige CPUs auch in 2022 weitestgehend irrelevant sein; auf einer HEDT-Plattform könnte AMD hier weitaus sinnvoller wirtschaften.
Beispielsweise Intel bot seinen ersten echten 8-Kerner "fürs Volk" auf seiner HEDT-Plattform bereits 3 Jahre vor AMD an, aber das Produkt war nicht umsonst dort platziert und hochpreisig, schlicht weil der Markt und Bedarf nur extrem klein war.
Mit Zen3 wird es, u. a. aufgrund der weiterhin verwendeten 7 nm, zweifelsfrei kein Kern-Update im Consumer-Segment geben, aber selbst mit 5 nm würde ich aktuell keine echte oder signifikante *) Erhöhung erwarten, schlicht weil die Workloads fehlen und weil AMD hier Geld verschenken würde.
*) Zu berücksichten bleibt natürlich immer dass AMD nicht nur produkttechnisch entscheidet, sondern auch vertriebstechnisch so etwas wie Halo-Produkte braucht, um weitere Marktanteile zu gewinnen (nichts anderes war bereits der aktuelle 16-Kerner). Vielleicht wird man der Meinung sein, dass man Ende 2021 bzw. 2022 einen medienwirksamen "Knall" braucht und erhöht auf 24 Kerne am oberen Ende der Consumer-Plattform, aber selbst darauf würde ich nicht wetten und eine derartige CPU wird dann noch mehr ein Nischendasein führen. (Für einige Videotranskodierer, Renderer, etc. wäre das ein Glücksfall, aber für bspw. 500 € wird es so eine CPU zweifelsfrei nicht geben und den breiten Mainstream wird ein so hochpreisiges Produkt erneut wenig bis gar nicht interessieren.)
Intel Server sind Cooper Lake (14nm+++), Ice Lake (10nm++), Sapphire Rapids (10nm+++) und Granite Rapids (7nm+, wenn es nach Plan geht). Rocket Lake und Alder Lake haben mit der Server-Architektur nichts zu tun. Bereits in 2022/23 könnte Intel mit Granite Rapids fertigungstechnisch auf Augenhöhe kontern; dann kann man erstmals einen 1:1-Vergleich anstellen gegen Zen4/Epyc (in TSMCs N5P) und kann sich architektonische und designtechnische Entscheidungen im Detail ansehen.
Eine offene Frage ist bspw., ob Granite Rapids ggf. ein MCM-Design wird. Sapphire Rapids scheint noch weiterhin ein monolithisches Design zu sein.
(FX war in der Hinsicht nicht mal wirklich besser als Phenom)
Sehr wahrscheinlich sogar. Aber es ist auch ein 2ter inkrementeller Schritt geplant. Die nano-Drähte sind der schwere Schritt - das ganze 3D gestapelt in der Größe überhaupt zu schaffen. Der inkrementelle Schritt ist dann die kleinen Drähte auf breitere Bahnen zu erweitern - was dann die Leistung deutlich steigern wird - aber der Schritt kommt eben erst nachdem die Herstellung der dünnen Drähte für die Massenproduktion verwendbar ist.
Es verschiebt halt die Durchschaltkurve - bringt das mehr Leistung? Kommt drauf an wie man es sieht - für ein sonst identisches Design können die Bauteile etwas kleiner und effizienter werden, damit kann man dann mehr Kerne, mehr Cache oder sonstiges machen.
Dafür kann es viele andere gründe geben. Ein Programm mit hohen Datendurchsatz, viele OS-Zugriffe, starke Datenabhängigkeit oder hohe Intercore-Datenströme - die letzten 2 waren bei Threadripper besonders Fatal. Und das ist eines der Probleme wenn man Cinebench mit echten Renderprogrammen verwechselt: Cinebench ist darauf ausgelegt so gut wie möglich die theoretische Maximalleistung zu erreichen. Sehr kleine Datenmengen, wenige dafür gut vorhersehbare Sprünge, Komplexität so gering das es in den L1 passt und keine Datenabhängigkeiten. Bei Anwendungen kann das auch deutlich anders aussehen - die Berechnung von GlobalIllumination hast meist fast keine Abhängigkeiten, seismische Datenauswertung dagegen oft sehr starke.
Aber ja - hier wird man kaum jemanden finden der privat sowas macht.
2.) So sehe ich das grds. auch, interessant wird halt sein, wie teuer (bzw. wie sich die Yieldraten verhalten) dieses Verfahren dann wird. Denn ich kann mir auch sehr gut vorstellen, dass man den gesparten Platz am Ende recht teuer bezahlen wird müssen und der vermeintliche Vorteil somit eher ein Nachteil wird. Aber der Verbrauch wird sinken, wieder eine Möglichkeit, wenn auch nur gering an der Taktschraube spielen zu können. Aber auch der zweite inkrementelle Schritt sieht mir jetzt nicht so aus, als wenn er wahnsinnige Performancevorteile bringen wird. Rein optisch betrachtet wird auch der Vorteil in Summe dann vieleicht 15% ausmachen, was sicherlich seine Berechtigung hat, aber in meinen Augen eine Evolutionsstufe ist und keinerlei Revolution.
Ich sehe bei Intel derzeit viel eher das Problem in der Roadmap, die ersten Samples von RocketLake sind getestet und einen wirklichen Zuwachs konnte man bisher nicht feststellen, bleibt ja auch 14nm. Mit Alder Lake will man dann ja das bigLittle Prinzip einführen und bleibt auch dann auf 8 schnellen Kernen sitzen. Damit wird man sicherlich einiges an Effizienz gewinnen, gerade auch weil endlich 10nm kommen sollen. Ob man aber wirklich in der Spitzenleistung zulegen kann bleibt für mich äußerst fragwürdig. AMD wird aller Voraussicht nach mit 5nm kontern und ich würde mich schon sehr wundern wenn 16 Kerne (schnelle Kerne) dort im Desktop auf einmal nicht mehr kommen, ich gehe sogar von bis zu 32 Kernen aus. Da wird man dann auch die Frage stellen müssen, welches Konzept aufgeht. AMD mit maximaler Leistung, oder Intel mit hoher SingleCore Leistung, wahrscheinlich auch dann noch einer sehr hohen Spieleleistung und wahrscheinlich einem phänomenalen Verbrauch im Alltag (habs schon irgendwo geschrieben, 90% der Zeit idlet so ein Rechner nunmal rum).
Wirklich gespannt bin ich auf Intel im Server/Workstationbereich, mit bigLittle brauchen sie da nicht zu kommen, da ist maximale Leistung gefragt und derzeit ist AMD dort wirklich sehr weit vorne, daran wird Rocket Lake (dank 14nm) nichts ändern können und Alder Lake? Ich weiß es nicht.
a) Für die (Anwendungs)Software ist die Mikroarchitektur einer CPU relevant, jedoch nicht die Art und Weise wie diese auf der Ebene des Siliziums realisiert wird. Vielleicht traf Zappaesk mit seiner Vermutung ja ins Schwarze, dass du dich mit Quantencomputern vertan hast? Wenn ja, die sind ein komplett anderes Thema (auch zeitlich gesehen
b) Threadripper und Ryzen teilen sich das Compute-Chiplet, das man auch als Zen2-Chiplet bezeichnet (den 7 nm-Teil der aktuellen AMD-CPUs) und dementsprechend stellen die größeren CPU-Ausbaustufen vereinfacht betrachtet auch schliche Vielfache der kleineren Chips dar (den IOD hier mal ignorierend). Zu berücksichtigen ist lediglich, dass bspw. ein 24-Kern-TR-3960X seine Kerne nicht über drei, sondern über vier Chiplets realisiert und jeweils einen Kern pro CCX deaktiviert (bei zwei CCX pro Chiplet/CCD), was die Verwendung nicht ganz einwandfreier Chiplets erlaubt und für AMD die Fertigungskosten reduziert. Ein weiterer Nebeneffekt dieses Vorgehens ist, dass i. d. R. der weniger fertigungsfehleranfällige L3 vollständig erhalten bleiben kann, sodass hier 4 x 32 = 128 MiB L3 den 24 Kernen zur Verfügung stehen. Dagegen der L1 (und L2) ist bei Zen2 immer gleich groß, schlicht weil der direkt am Kern hängt und es nur ein einziges Zen2-Chiplet-Design gibt. (Am Rande: Renoir ist ein komplett eigenständiges und davon unabhängiges Desing.)
c) Wenn du überraschend wenig Leistungszugewinne auf einem TR beobachtet hast, dann hast du möglicherweise zu einer schlecht parallelisierenden Software gegriffen? Zieht man hier exemplarisch Cinebench R20 für eine relativ gut parallelisierende MT-Software heran, so errreicht ein 3700X mit 8 Kernen um die 4850 Punkte, dagegen ein 3960X mit 24 Kernen erreicht hier rund 13800 Punkte, d. h. von der theoretisch zu erwartenden Leistungssteigerung um 3,0-fach (24 ggü. 8 Kerne bei in etwa vergleichbarem Takt) wird hier real ein Faktor von etwa 2,85-fach erreicht, was einen sehr guten Wert darstellt.
d) Welche "Wunder" erwartest du von einem alten W-3175X? Das ist ein 28 Kern-Skylake aus 2018. Wenn du schon einen 24 Kern-TR getestet hast, kannst du dir den Test mit dieser Intel-CPU ersparen.
Der einzige Punkt, in dem dich der W-3175X überraschen könnte, wäre, wenn die von dir hauptsächlich verwendete Software einen großen Anteil an AVX-512-Code verwendet und wenn diese Software im Idealfall auch noch auf zwei FMA-Einheiten hin kompiliert wäre, denn dann könnte der Xeon gar schneller als ein 3970X rechnen.
Verstehe,dann ist Ryzen 3950x mit nur 2 Chiplets und die Threadripper mit 4 CHiplets verbunden,was die Leistung etwas ausbremst.
Das würde das ganze wohl gut erklären.Warum weshalb es so ist.
das mit dem 3175x da bin ich neugierig was der so bei mir bewirken würde.Ich selbst will keunen kaufen,weil da für mich der Preis einfach zu hoch wäre.Darum habe ich einem schon ein Teil an Geld gegeben,um mich das system testen zu lassen.Dieser hatte mir auch das 3970x system gebaut,mich testen lassen und dann wieder zurück gesendet.Dafür wurde bischen Geld für den Aufwand gezahlt.
Ich erwarte mir zwar keine banhbrechenden Leistungssunterschiede,weil ich bei allen in der Software ohne AVX verwendet hatte.Das wird auch beim Xeon der fall sein.Und woher soll ich wissen ob die Software auf zwei FMA Einheiten hhin kompiliert worden ist oder nicht.Die Software heißt Xmedia Recode.Die Software ist inzwischen 2 Jahre alt,in der Version.Zudem verwende ich nur H264,wo ja der Codec schon uralt ist.Dazu auch noch niedrigen settings.
Ich weis somit nicht ob der Xenon dann einen Vorteil dann noch hat oder überhaupt nicht mehr.
Auch getestet hatte ich den Threadriper 3970x auch durch abschalten der 4 Kerne,ein 28 Kerner simuliert.Der war dann auf dem Nivieo auf den 2990wx dann gewesen war.Das nenne ich ja mal Effizienz Steigerung.Weil weniger Kerne die selbe Leistung gebracht hatten.Der 3960x hat immernoch weniger Leistung gehabt als der Simulierte 28 Kerner.Mehr kann ich zurzeit nicht beurteilen.Wollte halt wissen ob es dann die Leistung die selbe ist,oder ob Intel sich da bei sowas sich abheben kann.
Wenn der die selbe leistung erreicht,dann sollte auch der Xeon 3175x mit simulierten 24 Kernen ja mit dem 3960x gleichziehen.Auch werde ich den dann mit maximal 4 ghz betreiben beim testen.Denn mehr Takt würde nur die CPU zu heiß werden und dadurch die CPU drosseln und somit die Leistung bzw das Ergebnis verfälschen.Und genau das will ich ja nicht ,also auf maximal 4 ghz begrenzen.
a) Für die (Anwendungs)Software ist die Mikroarchitektur einer CPU relevant, jedoch nicht die Art und Weise wie diese auf der Ebene des Siliziums realisiert wird. Vielleicht traf Zappaesk mit seiner Vermutung ja ins Schwarze, dass du dich mit Quantencomputern vertan hast? Wenn ja, die sind ein komplett anderes Thema (auch zeitlich gesehen
b) Threadripper und Ryzen teilen sich das Compute-Chiplet, das man auch als Zen2-Chiplet bezeichnet (den 7 nm-Teil der aktuellen AMD-CPUs) und dementsprechend stellen die größeren CPU-Ausbaustufen vereinfacht betrachtet auch schliche Vielfache der kleineren Chips dar (den IOD hier mal ignorierend). Zu berücksichtigen ist lediglich, dass bspw. ein 24-Kern-TR-3960X seine Kerne nicht über drei, sondern über vier Chiplets realisiert und jeweils einen Kern pro CCX deaktiviert (bei zwei CCX pro Chiplet/CCD), was die Verwendung nicht ganz einwandfreier Chiplets erlaubt und für AMD die Fertigungskosten reduziert. Ein weiterer Nebeneffekt dieses Vorgehens ist, dass i. d. R. der weniger fertigungsfehleranfällige L3 vollständig erhalten bleiben kann, sodass hier 4 x 32 = 128 MiB L3 den 24 Kernen zur Verfügung stehen. Dagegen der L1 (und L2) ist bei Zen2 immer gleich groß, schlicht weil der direkt am Kern hängt und es nur ein einziges Zen2-Chiplet-Design gibt. (Am Rande: Renoir ist ein komplett eigenständiges und davon unabhängiges Desing.)
c) Wenn du überraschend wenig Leistungszugewinne auf einem TR beobachtet hast, dann hast du möglicherweise zu einer schlecht parallelisierenden Software gegriffen? Zieht man hier exemplarisch Cinebench R20 für eine relativ gut parallelisierende MT-Software heran, so errreicht ein 3700X mit 8 Kernen um die 4850 Punkte, dagegen ein 3960X mit 24 Kernen erreicht hier rund 13800 Punkte, d. h. von der theoretisch zu erwartenden Leistungssteigerung um 3,0-fach (24 ggü. 8 Kerne bei in etwa vergleichbarem Takt) wird hier real ein Faktor von etwa 2,85-fach erreicht, was einen sehr guten Wert darstellt.
d) Welche "Wunder" erwartest du von einem alten W-3175X? Das ist ein 28 Kern-Skylake aus 2018. Wenn du schon einen 24 Kern-TR getestet hast, kannst du dir den Test mit dieser Intel-CPU ersparen.
Der einzige Punkt, in dem dich der W-3175X überraschen könnte, wäre, wenn die von dir hauptsächlich verwendete Software einen großen Anteil an AVX-512-Code verwendet und wenn diese Software im Idealfall auch noch auf zwei FMA-Einheiten hin kompiliert wäre, denn dann könnte der Xeon gar schneller als ein 3970X rechnen.
Ich meine ich bin kein Fachmann in dem Gebiet, aber meines Wissens nach würde sich die Prouessorarchitektur durch die Verwendung von Graphen nicht ändern. Damit dürfte auch die Software keine speziellen Programmierungen brauchen. Es handelt sich lediglich um das Material aus welchem die Transistoren gebacken werden. Durch die Verwendung des Graphen erhofft man sich (schon nachgewiesen), den Stromverbrauch massiv zu reduzieren. Hab dazu mal eine Abhandlung gelesen, wo der elektrische Widerstand um das tausendfache gesenkt werden konnte (ich weiß nicht ob dies schon bezogen war auf Halbleitertechnik?). Aber das zeigt erstmal ganz gut das Potenzial von Graphen. Wenn die Verlustleistung (was wir ja oft mit Verbrauch gleichstellen) sinkt, dann ist eben durch bspw. Erhöhung der Spannung der alte Zustand wieder herzustellen. So könnte es sein, dass hier exorbitante Sprünge im Takt möglich sind, noch dazu haben Graphen meines Wissens nach auch eine wesentlich stärkere Wärmeleitfähigkeit, was es dann sogar noch einfacher machen würde viel Wärme abzugeben. Alles in allem könnten Graphen nie dagewesene Sprünge in der Leistung bringen, wenn sie denn technisch eines Tages in der Lage sind, das ganze großindustriell zu produzieren und daraus Milliarden bis Billionen Transistoren zusammenzupacken.