Neuer Weltrekord: G.Skill erreicht DDR5-12700+ mit Trident Z5

12
News Sven Bauduin Als bevorzugte Quelle auf Google hinzufügen
Neuer Weltrekord: G.Skill erreicht DDR5-12700+ mit Trident Z5
Quelle: G.Skill

G.Skill und Asus haben gemeinsam mit dem amerikanischen Profi-Overclocker "Seby" einen neuen Overclocking-Weltrekord für DDR5-Arbeitsspeicher aufgestellt und dabei erstmals eine Speichergeschwindigkeit von 12.772 MT/s erreicht.

Die taiwanischen Hersteller G.Skill und Asus haben jetzt zusammen mit dem amerikanischen Profi-Overclocker Seby einen neuen offiziellen Weltrekord für DDR5-Arbeitsspeicher aufgestellt und dabei erstmals eine Speichergeschwindigkeit von 12.772 MT/s erreicht. Als Ausgangsbasis hierfür fungierten einmal mehr ein schnelles 24 GiByte großes DDR5-Speichermodul der Serie Trident Z5. Dieser Weltrekord wurde dieses Mal nicht mit den CUDIMMs aus der neuesten Produktfamilie Trident Z5 CK, sondern auf klassische UDIMMs.

Auf einem Asus ROG Maximus Z890 Apex, welches offiziell bis zu DDR5-9600 unterstützt und mit einem Intel Core Ultra 9 285K betrieben worden ist, kam ein Speichermodul mit der Produktkennung F5-8000J3848F24G zum Einsatz, das über die nachfolgenden werkseitigen technischen Spezifikationen verfügt.

  • UDIMM-Speichermodul
  • DDR5-8000 ("PC5-64000U")
  • CL38-48-48-128 bei 1,35 Volt
  • 1 × 24 GiByte mit 9.600 MT/s
  • 64 GB/s Speicherbandbreite

Mit einem dieser Speicherriegel und mit Zuhilfenahme von Flüssigstickstoff ("LN2") erreichten der professionelle US-Overclocker, G.Skill und Asus einen neuen Weltrekord für DDR5-Arbeitsspeicher, welcher sich folgendermaßen darstellt.

  • DDR5-12772 mit 12.772 MT/s
  • CL68-127-127-127 2T
  • 1 × 24 GiByte

Der Weltrekord wurde bereits per HWBOT und CPU-Z Validator validiert und offiziell anerkannt, sodass Seby ab sofort die DDR5-Weltrangliste anführt.

Ihre Meinung ist gefragt!

Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.

Quelle: G.Skill

12
    • Kommentare (12)

      Zur Diskussion im Forum
      • Von empy Lötkolbengott/-göttin
        Zitat von PCGH_Torsten
        Ab einer gewissen Frequenz muss man von Gear 2 auf Gear 4 gehen
        Das wäre dann der von mir genannte Teiler. Aber man kann doch festhalten, dass es da irgendwo ein Limit gibt, das nichts mit der maximalen "analogen" Übertragungsrate zwischen IMC und RAM zu tun hat, sondern irgendwelchen "digitalen" Interna vom IMC oder dem RAM.
        Zitat von PCGH_Torsten
        Die Nachteile dadurch hätte man leistungsmäßig vergleichsweise schnell wieder drin (Schätzung: +0,5-1 GHz, müsste man für die Plattform aber nochmal prüfen), denn das reduziert ja nur die Granularität der Zugriffe.
        Das wird sich über die Zeit sicher noch ändern, aber im Moment ist das in den Übertragungsratenbereichen schon noch mal eine ganz ordentliche Steigerung, nur um wieder bei null rauszukommen.
      • Von empy Lötkolbengott/-göttin
        Zitat von PCGH_Torsten
        Ab einer gewissen Frequenz muss man von Gear 2 auf Gear 4 gehen
        Das wäre dann der von mir genannte Teiler. Aber man kann doch festhalten, dass es da irgendwo ein Limit gibt, das nichts mit der maximalen "analogen" Übertragungsrate zwischen IMC und RAM zu tun hat, sondern irgendwelchen "digitalen" Interna vom IMC oder dem RAM.
        Zitat von PCGH_Torsten
        Die Nachteile dadurch hätte man leistungsmäßig vergleichsweise schnell wieder drin (Schätzung: +0,5-1 GHz, müsste man für die Plattform aber nochmal prüfen), denn das reduziert ja nur die Granularität der Zugriffe.
        Das wird sich über die Zeit sicher noch ändern, aber im Moment ist das in den Übertragungsratenbereichen schon noch mal eine ganz ordentliche Steigerung, nur um wieder bei null rauszukommen.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Einen limitierenden IF gibt es bei Intel nicht, Synchronisationsprobleme beim Zugriff auf die internen Datenbusse sind auch nicht bekannt (Erfahrungen mit ARL natürlich noch begrenzt), und der IMC läuft halt so schnell, wie er läuft. Ab einer gewissen Frequenz muss man von Gear 2 auf Gear 4 gehen; bei solchen Extrem-OC-Ansätzen macht man das schon vorsichtshalber. (Genauso wie katastrophal schlechte Latenzen verwendet werden.) Die Nachteile dadurch hätte man leistungsmäßig vergleichsweise schnell wieder drin (Schätzung: +0,5-1 GHz, müsste man für die Plattform aber nochmal prüfen), denn das reduziert ja nur die Granularität der Zugriffe.
      • Von empy Lötkolbengott/-göttin
        Zitat von PCGH_Torsten
        Die Frage ist, was ihr hier überhaupt "synchron" zu was sehen wollt? (Abseits der Grundlage, dass wir hier immer noch von SD-RAM sprechen.)
        In dem Fall ein IF oder einen IMC (was auch immer davon limitiert), das, bzw. der synchron zum Speichertakt läuft. Also wo nicht durch das Setzen eines Teilers irgendwo in der CPU die Latenzen so ansteigen, dass der Gewinn durch den die höhere Übertragungsrate zum Speicher wieder großteils oder sogar mehr als aufgefressen wird.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Die Frage ist, was ihr hier überhaupt "synchron" zu was sehen wollt? (Abseits der Grundlage, dass wir hier immer noch von SD-RAM sprechen.)
        Bei DDR5 erfolgt die Datenübertragung wie gehabt mit dem doppelten des Referenztaktes, die Übertragung von Ansteuerungsbefehlen dagegen mit der Hälfte desselben und weil die einzelnen Zugriffsprozesse zum Teil dutzende Referenzzyklen dauern, vergeht noch wesentlich mehr Zeit zwischen Aktivitäten des Speichercontrollers.

        Zitat von Incredible Alk
        SO große Caches wie dafür nötig wären willst du nicht bezahlen...
        Selbst im HEDT und HPC Bereich mit dreistelligen CPU Kernen benutzt man kein hbm sondern normale Dimms nur eben mehr Channels. Wenn man hier mit HBM usw die Performance erreichen könnte müsste man sich nicht den Aufwand machen, 8 oder gar 12 Channels (statt 2 im Desktop...) in riesige Sockel zu verdrahten.
        Umm: Sapphire Rapids HBM alias Xeon CPU Max nutzt, nomen est omen, HBM.
        Optional auch als alleinigen Arbeitsspeicher oder als Teil desselben, auch wenn die "nur" 64 GiB im HPC-Bereich vermutlich meist als Cache für die DDR5-Kanäle. (Wobei man die natürlich auch mit Crow Pass bestücken könnte. Im RAID 0 80 GB/s wären doch ein guter Ausgangspunkt – für eine SSD.)

        [Ins Forum, um diesen Inhalt zu sehen]
      • Von empy Lötkolbengott/-göttin
        Klingt generell plausibel, in diesem speziellen Fall scheint aber ja nicht die analoge Seite zu limitieren, wenn höhere Transferraten schon möglich sind nur halt nicht synchron. Oder übersehe ich was?
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 07/2026 PC Games 06/2026 play5 07/2026 N-Zone 06/2026 Linux Magazin 06/2026 LinuxUser 06/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk