Intel Xe HPC: Raja Koduri zeigt Ponte Vecchio

2
News Andreas Link Als bevorzugte Quelle auf Google hinzufügen
Intel Xe HPC: Raja Koduri zeigt Ponte Vecchio (1)
Quelle: Intel

Raja Koduri von Intel hat auf Twitter PonteVecchio gezeigt, Intels Xe-HPC-Grafikkarte. Zumindest den Chip kann man sehen, der mutmaßlich 2 der maximal 4 möglichen Tiles hat. Darum sieht HBM-Speicher.

Intels Raja Koduri, seines Zeichens der Mann mit der endlosen Jobbeschreibung als "Senior VP, chief architect, and general manager of Architecture, Graphics, and Software at Intel", hat ein Bild des Chips der Xe-HPC-GPU veröffentlicht. Dabei handelt es sich um die GPU, die für Server eingesetzt wird und die aus bis zu 4 Tiles besteht, die wiederum (laut letztem Kenntnisstand) je 96 Ausführungseinheiten mit insgesamt 1.024 Shadern haben. Produziert werden die verbauten Dies aus Logik- und Speichereinheiten in verschiedenen Qualitäten und dann auf ein Substrat aufgebracht.

Koduri erklärt die Anordnung nicht weiter. Zu sehen sind die Tiles in der Mitte (wohl 8 Compute-Cores auf 2 Tiles) und drumherum befindet sich der HBM-Speicher. Damit bleibt die Funktion von zwei sichtbaren Chips aber offen, die entweder Sonderfunktionen erlauben - wie beispielsweise spezielle hardwarebeschleunigte KI-Berechnungen. Oder aber auch zusätzlicher Cache oder I/O-Funktionen sein können.

Intel kombiniert die Dies mithilfe des Foveros CO-EMIB Packaging, die die verschiedenen Chips in unterschiedlichen Fertigungsqualitäten bündeln. Die Verwendung mehrerer Chips anstatt eines Monolithen senkt die Produktionskosten durch eine höhere Ausbeute, da weniger Ausschuss produziert wird. Je nach Funktion kann der Die aus Intels 10-nm-Superfin-Anlage und/oder Enhanced Superfin stammen, aber auch aus dem 7-nm-Prozess von TSMC. Dazu kommt der HBM-Speicher. Wer das Thema verfolgt, kennt das bereits unter anderem von den Ryzen-Prozessoren, wo die Kerne von TSMC kommen und der I/O-Chip von Globalfoundries. Bei Ponte Vecchio, so der Codename der Xe-HPC-Karten, kommen laut Koduri 7 verschiedene Fertigungsprozesse zum Einsatz.

Wichtig ist wohl, dass der Chip laut Koduri lauffähig ist; wenn im Moment auch nur in den Laboren von Intel. Damit scheint man aber alle größeren Hürden hinter sich zu haben, die sich architektonisch oder in der Fertigung auftun können. Vor einiger Zeit meldete Intel zudem, dass Karten auch an Partner zur Evaluierung gingen. Das Debüt der Karten wird zusammen mit den nächsten Xeon-Prozessoren erwartet - die Plattform heißt Sapphire Rapids. Die wiederum wurde vor einiger Zeit für 2021 in Aussicht gestellt, mit DDR5 und PCI Express 5.0. Ob es dabei bleibt, ist aber unklar. Unabhängig davon wurde auch Xe HPC für 2021 angekündigt. Da ist die erste offizielle Verschiebung bereits eingerechnet.

In erster Linie hat Intel hier den Datacenter-Markt im Blick, der auch ökonomisch besonders interessant ist. Als "Abfallprodukt" der Entwicklung dürfen sich Spieler auch auf Gaming-Grafikkarten freuen. Die werden aber zunächst wohl nicht das High-End-Segment angreifen, dass vornehmlich Nvidia besetzt und wo auch AMD zuweilen lange Arme machen musste. Die jüngst präsentierte DG1 wird mit der bekannten Ausstattung von 80 Ausführungseinheiten und 4 GiByte Speicher im Einstiegsbereich für dedizierte Desktop-Karten unterwegs sein und sich da auf Volumen konzentrieren. Rechner in chinesischen Internetcafés dürften ein Einsatzfeld sein.

Quelle: Raja Koduri auf Twitter

2
    • Kommentare (2)

      Zur Diskussion im Forum
      • Von gerX7a BIOS-Overclocker(in)
        Igor hat hier einen annotated shot, der weitaus aufschlussreicher ist und die Daten sind auch angeblich aus mehreren Quellen bestätigt. Das sieht in der Art nach einem der komplexesten, fortschrittlichsten Designs im Markt überhaupt aus.

        [Ins Forum, um diesen Inhalt zu sehen]
      • Von gerX7a BIOS-Overclocker(in)
        Igor hat hier einen annotated shot, der weitaus aufschlussreicher ist und die Daten sind auch angeblich aus mehreren Quellen bestätigt. Das sieht in der Art nach einem der komplexesten, fortschrittlichsten Designs im Markt überhaupt aus.

        [Ins Forum, um diesen Inhalt zu sehen]
      • Von tokthora
        Nein, man sieht nicht nur den HBM. PV erlaubt über CXL, EMIB und Foveros eine Konfig von 16 Chiplets, ist aber eher für den US Exaflop SC Aurora gedacht. Die HBM Stacks sind Teil davon.

        In der "fetten" Überschrift des Artikels noch mal den letzten Satz auf Sinnhaftigkeit überprüfen.
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 07/2026 play5 08/2026 N-Zone 07/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk