TSMC: Roadmap bis 3-nm-Fertigung
Auftragsfertiger TSMC hat kürzlich einen Ausblick auf aktuelle sowie künftige Fertigungsprozesse gewährt. Aktuell wird mit dem Start der 3-nm-Fertigung für 2022 gerechnet. Zuvor stehen weitere Iterationen der 7-nm- sowie auch die Einführung der 5-nm-Fertigung an.
TSMC hat im Zuge zweier Veranstaltungen, einem Pressebriefing sowie der SEMICON West 2019, über aktuelle sowie auch künftige Fertigungsprozesse gesprochen. Dabei gab der Auftragsfertiger Aussichten auf die Entwicklungen bis 2022. Dann plant das Unternehmen im Jahresverlauf den Start der 3-nm-Fertigung.
Auch lesenswert: Steam-Hardware-Umfrage im Juni: Nvidia, Intel und Windows 10 wachsen weiter
Eine Zusammenfassung über die besprochenen Inhalte beider Events liefert David Schor in einem Artikel auf WikiChip. Bis der nächstkleinere Technologieknoten mit 5 nm (N5) in die Massenproduktion startet, fokussiert sich TSMC bei der Auftragsfertigung zunächst auf die bewährte 16-nm-Fertigung (N16) sowie auch verschiedene 7-nm-Fertigungsprozesse. Laut Schor erwarte TSMC den direkten Umschwung vieler Kunden von N16 auf N7, während N10 (10 nm) nur ein kurzes Dasein feiere und hauptsächlich dem "yield-learning" dient. Vorerst ist die Fertigung im 16-nm-Technologieknoten bei TSMC noch am gefragtesten, während die Nachfrage nach 7 nm im direkten Quartalsvergleich um 1 Prozent abnahm. Ein winziger Dämpfer für das Unternehmen, das bis zum Jahresende mit einem 7-nm-Anteil von 25 % des Jahresumsatzes rechnet.
Viermal 7nm von TSMC - N7, N7+, N7P und N6
Insgesamt plant TSMC mit vier unterschiedlichen 7-nm-Fertigungsprozessen. Namentlich handelt es sich um N7, N7+, N7P und N6. Die erstgenannten beiden Vertreter sind in die Massenproduktion gestartet, N7P folge derweil noch im weiteren Jahresverlauf, während N6 Ende 2020 nachrückt.
Bei N7 handelt es sich quasi um die Standardvariante, die gegenüber N16 mit 40 Prozent mehr Performance und 65 Prozent gesenktem Energiebedarf bei den Chips aufwartet. Zugleich schrumpfen die SRAM-Bitzellen auf 0,027 µm² und unterbieten so Intels 10-nm-Fertigung, bei der eine SRAM-Bitzelle 0,0312 µm² misst. Das entspricht einem Größenunterschied von rund 16 Prozent.
N7+ ist hingegen eine Option, bei der EUV für einige kritische Schichten verwendet wird und die seit dem zweiten Quartal 2019 in die Massenproduktion startete. Bei der Ausbeute müssten gegenüber N7 nur wenig Abstriche gemacht werden, während die Integrationsdichte um den Faktor 1,2 steigt. Kunden hätten derweil die Wahl, ob Performance-Zugewinne von 10 Prozent oder aber ein um 15 Prozent gesenkter Energiebedarf gewünscht ist.
N7P versteht sich indessen als Nachfolger von N7 mit optimierter Performance und damit quasi als "2.Generation", die vollkompatibel zu N7 ist. Hier seien wahlweise Performance-Zugewinne von 7 Prozent oder ein um 10 Prozent niedrigerer Energiebedarf drin. Abgerundet wird das 7nm-Portfolio letztlich durch N6 Ende kommenden Jahres als weitere Option mit EUV. Hier sollen gegenüber N7+ mehr Schichten so belichtet werden, was in einer Schrumpfkur für die Logik von 18 Prozent gegenüber N7 resultiert.
5-nm-Fertigung ab 2020, 3nm ab 2022
Schon zuvor soll die 5-nm-Fertigung durchstarten. Im Laufe des ersten Halbjahres 2020 sollen 5nm-Chips bereits in Masse vom Band laufen und Logik- sowie SRAM-Dichte nochmal teils deutlich steigern. Erstere steige um den Faktor 1,8, während für SRAM die 1,3-fache Dichte gegenüber N7 vorgesehen ist. Ein Plus von 15 Prozent bei der Performance oder ein Minus von 30 Prozent beim Energiebedarf im Vergleich mit N7 werden angeboten. Optional werde auch HPC angeboten mit bis zu 25 Prozent mehr Performance. Dafür setze TSMC noch stärker auf EUV.
Die Risikoproduktion ist unlängst gestartet und die ersten Tapeouts seien laut TSMC bereits in Arbeit. Ebenfalls ist von einer hohen Ausbeute die Rede. Erwartet wird eine hohe Langlebigkeit der 5-nm-Fertigung und ein schnellerer Anstieg des Umsatzes verglichen mit N7. Ergänzt werde N5 durch einen verbesserten N5P-Fertigungsprozess zwischen Ende 2020 und Anfang 2021, der nochmals bis zu 7 Prozent höhere Performance oder 15 Prozent geringeren Energiebedarf mit sich bringt.
Bis zur 3-nm-Fertigung ist es noch einige Zeit hin. Laut TSMC sei dieser Technologieknoten jedoch auf einem guten Weg und die Einführung ist für 2022 vorgesehen. Bis dahin bleibt der Auftragsfertiger noch bei FinFETs und auch für die 3-nm-Fertigung erwartet man bei WikiChip zumindest noch nicht den Schritt in Richtung Gate-All-Around (GAA), sondern erst für nachfolgende Technologieknoten.
Eine detaillierte Gesamtübersicht zu aktuellen als auch kommenden Fertigungstechnologien von TSMC auf Basis von David Schores Artikel hat übrigens planet3dnow.de angefertigt.
Der optimale Videoschnitt-PC für Premiere & Co.: PCs für jeden Geldbeutel
mehr ...

ITRS Schedule - International Technology Roadmap for Semiconductors
International Technology Roadmap for Semiconductors - Wikipedia
(Korrektur: Tatsächlich sind die letzten inhaltliche Einträge sogar von 2015, nur eine Headline datiert 2016. Passt wirklich gut zur damals aktuelle 16/14-nm-Generation, die als letzte einheitlich benannt wurde.)