Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen
Intel hat Cascade Lake-AP offiziell vorgestellt. AP steht für Advanced Processor und stellt ab 2019 die neue Speerspitze im blauen Lager dar. Intel setzt auf zwei Siliziumchips, die "zusammengeklebt" 48 Kerne und 12 Speicherkanäle bereitstellen. Der Chiphersteller nutzt das Multi-Chip-Modul als Konkurrent zu AMDs Epyc-Prozessoren mit Zen-2-Kernen in 7 nm.
Im Sommer 2017 hat AMD seine erste Generation von Epyc-Prozessoren (Codename Naples) vorgestellt, die den gleichen Siliziumchip wie die Ryzen-Ableger verwenden, allerdings in vierfacher Ausführung. Intel kam nicht umher, die Ausführung als "zusammengeklebt" zu bezeichnen. Zuletzt stellte der Chiphersteller vor einem Monat seinen Ansatz von monolithischen Dies anstelle von "zusammengeschusterten Chiplets" als überlegen dar.
Intel bietet Multi-Chip-Modul mit bis zu 48 Kernen an
Bei Cascade Lake-AP wählt Intel nun trotzdem einen ähnlichen Ansatz wie AMD und verbindet zwei Siliziumchips auf einem Package. Zuletzt gab es das zu Core-2-Zeiten. AP steht für Advanced Performance und ordnet sich über den SP-CPUs (Scalable Processors) als neue Speerspitze ein. Die Rede ist von bis zu 48 Kernen, also 2 × 24 Rechenherzen. Wahrscheinlich setzt Intel dafür zwei teildeaktivierte 28-Kern-Dies von Cascade Lake-SP ein, Anzeichen eines vierten 24-Kern-Dies neben dem LCC- (Low Core Count) mit 10, HCC- (High Core Count) mit 18 und XCC-Chip (Extreme Core Count) mit 28 Kernen gibt es keine.
Die Kommunikation der beiden Dies erfolgt wie schon bei Multi-Sockel-Systemen mit Skylake-SP über den Ultra Path Interconnect, kurz UPI. Auf eine ausgefallenere Lösung, wie zum Beispiel den Einsatz der Embedded Multi-Die Interconnect Bridge (EMIB) als Alternative zum Silizium-Interposer, verzichtet Intel. Die Dopplung der Dies hat zur Folge, dass nicht nur bis zu 48 Kerne, sondern 12 Speicherkanäle zur Verfügung stehen. Im Umkehrschluss können Mainboards pro Cascade-Lake-AP-CPU 12 oder 24 RAM-Bänke bereitstellen. Per UPI lassen sich auch Dual-Sockel-Systeme realisieren.
Verlötet mit 5.903 Pins
Ein XCC-Die von Skylake-SP wird auf eine Chipfläche von circa 700 mm² geschätzt, jener von Cascade Lake-SP dürfte in etwa genauso groß ausfallen. Zwei davon auf einem Package sprengen die Maße des ohnehin schon großen LGA 3647. Zusammen mit den 12 Speicherkanälen braucht Intel also eine neue Plattform. Der Chiphersteller selbst nannte versehentlich im Vorfeld den BGA 5903 für Cascade Lake-AP, wobei unklar ist, ob es eine gesockelte LGA-Variante geben wird.
Details über Intels Konkurrent: AMD Zen 2: Rome soll acht 8-Kern-Chiplets mit 256 MiByte L3-Cache nutzen
Die Veröffentlichung soll im Laufe des kommenden Jahres erfolgen. Dort wird AMD seine zweite Epyc-Generation mit Zen-2-Kernen in TSMCs 7-nm-Prozess einläuten. Gerüchten zufolge soll eine CPU bis zu 64 Kerne bieten. Dass Intel da kaum mit 28 Kernen konkurrieren kann, ist klar. Cascade Lake-AP dürfte dementsprechend die Antwort darstellen. Theoretisch wären noch weitere Modelle mit bis zu 56 Kernen denkbar. Intel fertigt die Generation allerdings noch in 14++ und ist dementsprechend bei der Leistungsaufnahme limitiert.
Dachte dann ja auch hypertrading sei in gewissen dingen Flexibel.Aber ich musste feststellen das dies ja nicht so ist.
2x Programme gleichzeitig mit 2 unterschiedlichen videos + spielen gleichzeitig,hätte eigentlich mein Prozessor packen müssen.Dem war es aber nicht so.Das spiel stürzte dann einfach so ab.Ich habe es mehrmas versucht kappt.Aber jedesmal aufs gleiche stürzte es ab.Erst als ich eines pausierte dann ging es alles wieder. Also ist Hypertrading leider nicht flexibel.Ich bin entäuscht.Habe gehofft die virtuellen Kerne wenigstens hier alle zu verwenden.Aber das funktioniert ja auch nicht.Somit werden diese Kerne wohl immer bei mir brachliegen.Schade.Somit werde ich den Prozessor niemals 100 % auslasten können.
Edit: Prefetch könnte man detailiert steuern, aber Branch Prediction nicht. Hier mal ein Auszug:
Hier steht Hardware Prefetcher.
Wie viel Einfluss hier entsteht weiß ich nicht.
http://extreme.pcgameshardware.de/attachment.php?attachmentid=1018979&stc=1
Ganz abschalten habe ich noch nicht gesehen. Bei meinem alten X79 Board könnte man aber die Art der Spekulation an den erwarteten Workload anpassen (zumindest laut Beschreibung, Nachgemessen hab ich das nie).
Edit: Prefetch könnte man detailiert steuern, aber Branch Prediction nicht. Hier mal ein Auszug:
►Server Class
This item is used to use the Intel recommended prefech settings. Default option is:.
► Hardware Prefetcher
The processor has a hardware prefetcher that automatically analyzes its requirements and prefetches data and instructions from the memory into the Level 2 cache that are likely to be required in the near future. This reduces the latency associated with memory reads. When enabled, the processor’s hardware prefetcher will be enabled and allowed to automatically prefetch data and code for the processor. When disabled, the processor’s hardware prefetcher will be disabled.
► Adjacent Cache Line Prefetch
(Appears only when CPU supports) The processor has a hardware adjacent cache line prefetch mechanism that automatically fetches an extra 64-byte cache line whenever the processor requests for a 64-byte cache line. This reduces cache latency by making the next cache line immediately available if the processor requires it as well. When enabled, the processor will retrieve the currently requested cache line, as well as the subsequent cache line. When disabled, the processor will only retrieve the currently requested cache line.
Die Desktop-Dies haben kein Interface für Multi-CPU-Konfigurationen und können somit auch keine Multi-Die-CPU bilden. Cascade Lake gehört hinsichtlich Optimierungen außerdem zur gleichen Generation wie Coffee Lake, bringt die plattformunabhängig übertragbaren Effizienz-Vorteile also automatisch mit.
Ich habe es (als Quad-Core-Besitzer
SMT ist für die alten in-order-Atoms essentiell, ja. Denen fehlt die gesamte aufwendige Sprungvorhersage und Fähigkeit zur spekulativen Befehlsausführung, was sie klein/billig und erstaunlich effizient (und unempfindlich gegenüber Spectre
Kann man die Sprungvorhersage , spekulative Befehlsausführung nicht im Bios abschalten?
Muss ich mal schauen, etwas ähnliches meine ich, hätte ich gesehen.
Edit: Ist überhaupt gesichert, dass es sich dabei um 2 XCC Chips mit jeweils 4 deaktivierten Kernen handelt? Könnten es nicht auch genauso 6 i7 9700 oder genauer, deren Xeon Versionen sein? Wûrde schliesslich auch passen, sowohl das fehlen vom SMT als auch die 12 Speicherkanäle. Angesichts des Verbrauchs und der Abwärme eines XCC wären 6 theoretische i7 9700T wohl deutlich sparsamer
Ich habe mich schon immer gefragt warum man Threads nicht einfach in Windows selber hinzu oder ganz abschalten kann.
Erinnert mich an CBR15 wo ich unter Preferences soviel Threads zuschalten kannst wie man möchte. Ich weiß natürlich das das eine mit dem anderen nichts zu tun hat. Ist mir nur gerade so eingefallen.