AMD Renoir: Kommende APU-Generation soll mit LPDDR4X und neuer Display-Engine kommen

6
News Valentin Sattler Als bevorzugte Quelle auf Google hinzufügen
AMD Renoir: Kommende APU-Generation soll mit LPDDR4X und neuer Display-Engine kommen
Quelle: PC Games Hardware

Laut aktuellen Informationsstand will AMD in den kommenden Renoir-APUs zwar weiterhin Vega-GPUs verbauen, doch sollen diese zumindest teilweise aktualisiert werden. Neben dem Video Core Next wird auch der Display Core Next aktualisiert - sogar auf einen neueren Stand als bei den Navi-GPUs. Für mehr Leistung dürften die deutlich höhere Speichertaktraten von LPDDR4X sorgen.

Während AMD bei den reinen CPUs bereits eine neue Architektur und eine neue Fertigung eingeführt hat, setzen die APUs weiterhin auf die Zen+-sowie die Vega-Architektur und den alten 14-nm-Prozess. Zum Nachfolger gibt es indes schon erste Informationen: Ein weiteres Mal sind die kommenden "Renoir"-APUs im AMD-Linux-Treiber AMDGPU aufgetaucht. Bereits Mitte August gab es dort erste Hinweise, dass auch Renoir auf die Vega-Architektur setzen wird.

Vega bekommt ein Update und mehr Speichertakt

Der nun aufgetauchte Patch verfeinert das Bild in einigen Punkten. So kommt zwar zum mittlerweile dritten Mal Vega zum Einsatz, doch will AMD zumindest Teile der GPU auf den aktuellen Stand bringen. Das betrifft die Display-Engine Display Core Next, die von Version 1.0 auf Version 2.1 aktualisiert wird, und die Multimedia-Einheit Video Core Next, die von Version 1.0 auf Version 2.0 wechselt. Spannend: Die Display-Engine kommt auch bei Navi bislang nur in der Version 2.0 daher. Welche Änderungen die erneute Aktualisierung bringen wird, ist allerdings noch nicht bekannt.

Während die Renoir-APUs über Architekturverbesserungen wohl keine nennenswerten Leistungssprünge erzielen werden, will AMD offenbar den großen Flaschenhals von APUs anpacken: Die Speicherbandbreite. Aus einem weiteren Treiber-Patch geht hervor, dass Renoir LPDDR4X mit einer Speicherbandbreite von bis zu 4.266 MHz unterstützen soll. Zum Vergleich: Der Ryzen 3 3700U unterstützt maximal DDR4-RAM mit 2.400 MHz, der Ryzen 5 3400G schafft immerhin 2.933 MHz.

Ebenso spannend: AMD: Zen 3 verlässt die Designphase, Arbeiten an Zen 4 haben schon begonnen

Allein durch diese Änderung könnte AMD die Grafikleistung der Renoir-APUs deutlich steigern, denn die Speicherbandbreite war bei AMDs APUs seit jeher der limitierende Faktor. Somit könnte die kommende Generation trotz der alten Vega-Architektur Intel noch in Schach halten. Unklar ist aber weiterhin, wie AMD Renoir genau aufbauen möchte.
Monolithisch oder als Chiplet? Noch ist nicht klar, wie AMDs Renoir aufgebaut ist. (Im Bild: Raven Ridge) Quelle: enkreuzThe Stilt Monolithisch oder als Chiplet? Noch ist nicht klar, wie AMDs Renoir aufgebaut ist. (Im Bild: Raven Ridge) Die bisherigen APUs des Unternehmens waren monolithisch gefertigt, mit den nächsten APUs könnte sich das vielleicht ändern. AMD könnte beispielsweise die GPU im 14-nm-Prozess belassen, oder aber auf 7-nm shrinken und somit weitere Leistungsvorteile erzielen.

Zudem ist immer noch nicht bekannt, wann AMD die APUs auf den Markt bringen möchte. Die vergangenen beiden Generationen wurden jeweils zum Jahresbeginn gezeigt, sodass man vielleicht auch dieses mal erste Produkte auf der CES 2020 sehen wird. Wie üblich dürfte das Mobil-Segment dabei zuerst bedient werden.

Quelle: Computerbase, Patch (Display Core Next 2.1), Patch (LPDDR4)

6
    • Kommentare (6)

      Zur Diskussion im Forum
      • Von Technologie_Texter BIOS-Overclocker(in)
        Was meinst du?
        Irgendwie geht das aus deinem Posting nicht so ganz hervor.
      • Von Technologie_Texter BIOS-Overclocker(in)
        Was meinst du?
        Irgendwie geht das aus deinem Posting nicht so ganz hervor.
      • Von Research Lötkolbengott/-göttin
        Zitat von Ghostshield
        Ich würde eher den I/O Chip in 7nm fertigen und eine 8-12CU GPU integrieren du satt ein zweiten Zen DIE einfach ein 4-8GB HBM2 Stack verpflanzen.

        Dann hätten wir eine 8 Kern APUs mit 4-8GB L4 Cache/GPU Speicher, die kann von mir aus auch 125W TDP haben.
        MWn kann man momentan 2-4 Chiplets verbauen. Mit dem kleineren I/O ab 3 Aufwärts.
      • Von Technologie_Texter BIOS-Overclocker(in)
        Du würdest also eine 7nm GPU mit integrierter IOD verbauen und das mit HBM2 kombinieren.
        Das darf dann 125W TDP haben.

        Merkst du eigentlich, daß diese "APU" keine CPU integriert hätte?
        Merst du, daß 125W TDP einfach nur gestört ist, wenn es um einen Mobile-Chip geht?
      • Von Ghostshield Freizeitschrauber(in)
        Zitat von Research
        Hmm, als Chiplets, GPU per PCB PCIe 4.0 x4/8 anbinden, dazu HBM 4/8/16GByte.
        Dynamisch verteilt zwischen CPU/GPU.
        Ein weiterer Schritt Richtung noch"mehr" "SOC".

        So könnte man Ultrakompakte Geräte bauen, das das MoBo nur noch Spannungsversorgung, Schnittstellen nach Außen, Massenspeicher und 1-2 Erweiterungskarten (WLAN/Mobilfunk) bieten muss.

        Idealerweise trotzdem die Möglichkeit 1-2 DIMMs nachzustecken.
        Dann vielleicht 1-2GByte HBM.
        Ich würde eher den I/O Chip in 7nm fertigen und eine 8-12CU GPU integrieren du satt ein zweiten Zen DIE einfach ein 4-8GB HBM2 Stack verpflanzen.

        Dann hätten wir eine 8 Kern APUs mit 4-8GB L4 Cache/GPU Speicher, die kann von mir aus auch 125W TDP haben.
      • Von Technologie_Texter BIOS-Overclocker(in)
        Zitat
        mm, als Chiplets, GPU per PCB PCIe 4.0 x4/8 anbinden, dazu HBM 4/8/16GByte.
        Welchen Bezug hat das zu diesem Artikel?
        Was willst du damit eigentlich ausdrücken?

        Zitat
        Idealerweise trotzdem die Möglichkeit 1-2 DIMMs nachzustecken.
        Dann vielleicht 1-2GByte HBM.
        Am Mainboard?
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 08/2026 play5 08/2026 N-Zone 08/2026 Linux Magazin 08/2026 LinuxUser 08/2026 Raspberry Pi Geek 09/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk