Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium
AMD hat auf dem Next-Horizon-Event den ersten Zen-2-Prozessor in Form eines Epyc-Ablegers enthüllt. Die Gerüchteküche sollte Recht behalten: Zum Einsatz kommen insgesamt neun Siliziumchips mit einer Gesamtfläche von circa 1.000 mm². Ein großer 14-nm-Die beinhaltet die I/O-Funktionalität, acht Chiplets bis zu 64 Zen-2-Kerne.
Stellte AMD auf seinem ersten Next-Horizon-Event im Dezember 2016 noch erstmals den Markennamen Ryzen und tiefergehende Details zur CPU -Mikroarchitektur Zen vor, ging es bei der zweiten Iteration gestern um Zen 2 in Form der zweiten Epyc-Generation. Der erste gezeigte Prozessor in 7 nm ist zwar für Server und Datacenter gedacht, aus technischer Sicht ist der Aufbau aber allemal höchstinteressant. Die vorangegangenen Leaks stellen sich nämlich als wahr heraus: Epyc 2 alias Rome führt den Multi-Chip-Ansatz von Epyc 1 (Naples) weiter aus und kommt mit bis zu neun Siliziumchips daher.
Zen 2: Epyc mit insgesamt 9 Dies auf einem Package
AMD trennt die Rechenkerne von der I/O-Funktionalität inklusive Speicher-Controller ab. Das Herzstück bildet ein großer, mittig sitzender I/O-Die, der weiterhin in 14 nm gefertigt wird, also wahrscheinlich bei Globalfoundries. Darin sitzen mindestens das DDR4-Speicher-Interface mit acht 64-Bit-Controllern, die Anbindung über PCI-Express 4.0 mit insgesamt 128 Lanes sowie acht neue Infinity-Fabric-Links, welche mit den separaten CPU-Chiplets verbunden sind. Bis zu acht solcher Chiplets sitzen um den I/O-Die und beherbergen jeweils acht Zen-2-Kerne plus mindestens deren L1- und L2-Cache. AMD zeigt sich zuversichtlich, dort die größten Vorteile aus TSMCs 7-nm-Fertigung ziehen zu können. Die I/O-Komponenten ließen sich auf der anderen Seite schlecht weiter schrumpfen.
Tief ins Detail ging AMD derweil noch nicht. Unbekannt ist daher zum Beispiel, ob ein 8-Kern-Die weiterhin zwei CPU-Complexes (CCX) mit je vier Kernen nutzt oder einen einzigen CCX darstellt. Theoretisch könnten physisch sogar noch mehr Kerne enthalten sein. Insgesamt soll ein 64-Kern-Epyc auf eine Chipfläche von circa 1.000 mm² kommen. Rund die Hälfte davon macht der I/O-Chip in der Mitte aus. In Anbetracht der Größe von geschätzt 400 bis 500 mm² könnte darin der gemeinsame L3-Cache sitzen, der den vorangegangenen Gerüchten zufolge von 128 auf 256 MiByte anwachse. Ansonsten wären Komponenten wie 10-Gigabit-Ethernet für Enterprise denkbar.
Ein Zen-2-Chiplet dürfte derweil auf 70 bis 100 mm² kommen. AMD spricht bisher von einem verbesserten Front-End mit einem intelligenteren Prefetch, optimierten Caches und einer verbesserten Sprungvorhersage. Die vier Floating-Point-Einheiten werden von 128 auf 256 Bit verbreitert. Darüber hinaus ist die Rede von weiteren Hardware-Anpassungen gegen die Spectre-Sicherheitslücken (gegen Meltdown ist Zen 1 bereits sicher).
Quelle: AMD
AMD Next Horizon Epyc 7
Vorteile durch das Chiplet-Design
Die Unterteilung in I/O-Die und CPU-Chiplets ist in vielerlei Hinsicht raffiniert. Der größte Pluspunkt dürfte die Ausbeute sein: Der 7-nm-Prozess ist neu, läuft also noch nicht so rund wie die 14/16-nm-Generation. Mit kleinen Chiplets erzielen AMD und TSMC eine höhere Ausbeute als mit großen, monolithischen Dies, da die Wahrscheinlichkeit eines kritischen Defekts innerhalb eines Siliziumchips sinkt. Darüber hinaus lassen sich viele kleine Dies besser für verschiedene Zieltaktraten selektieren als wenige große. Für Modelle mit weniger als 64 Kernen muss kein Silizium mehr verschwendet werden, da AMD einfach weniger Chiplets verwenden kann. Theoretisch könnte AMD einen einzelnen 8-Kern-Die verwenden und mit dem vollen Octa-Channel-Speicher-Interface ausliefern - teildeaktiviert dann mit zwei Kernen, wenn man denn wollte. Den I/O-Chip kann AMD derweil bei Globalfoundries fertigen lassen, um das Wafer Supply Agreement (WSA) zu erfüllen - darin haben die beiden Unternehmen eine Mindestabnahme von Wafern vereinbart.
Am Ende kommt es darauf an, ob AMD bei dem Konstrukt die Latenzen zwischen den Zen-2-Chiplets und dem I/O-Die in den Griff bekommt. Ein weiterentwickelter Infinity Fabric soll dabei helfen, wobei die Thematik im Server-Segment weniger kritisch ist als zum Beispiel im Gaming-Bereich. AMD stellt im Falle einer Epyc-CPU mit 64 Kernen eine Leistung auf dem Niveau zweier Epyc 7601 (jeweils 32 Kerne) beziehungsweise zweier Xeon Platinum 8180M - Intels Skylake-SP-Topmodell mit je 28 Kernen - in Aussicht, bloß dass die Infrastruktur mit einer einzelnen CPU deutlich simpler ausfällt und der Preis erheblich niedriger.
Völlig irrelevant was damals wirklich das Maximum war. Angesichts dessen, was ich nach wie vor mit meinem Retro System machen kann erstaunlich
Ich mein: 1999 da hatte ich Win 98SE und das brauchte INSGESAMT 120 MB auf der Festplatte. Browser, Antivir Zonelabs Firewall inklusive (ja selbst mit Office, Acrobat etc blieb ich unter 200 MB). Und mit den verbleibenden 32 MB RAM lief alles flüssig. Insofern sind 128 oder gar 256 MB Cache gigantisch
Ich habe deinen Beitrag im Kontext von sterreichs ursprünglicher Aussage "Eigentlich irre wenn man darüber nachdenkt. Cache der größer ist als der RAM vor 20 Jahren." interpretiert, auf die ich geantwortet habe. Die würde ich wahlweise auf das 1998/1999 im Destkop mögliche beziehen (also Pentium-II-/III-Vollausbau von je nach Budget 256 bis in Extremfällen 1.024 MB RAM), dann hat Rome nicht mehr, sondern einen vergleichbar großen Cache. Oder man bezieht die Aussage auf das Marktsegment von Epyc und das entspricht nicht dem von Pentium-Pro-Systemen, sondern hatte 1998/99 schon mehrere Gigabyte RAM.
Sicherlich waren in vielen Firmen dennoch 1998 Pentium-Pro-Systeme im Einsatz, es werden ja auch bis heute 486 genutzt.
Ich hatte damals noch einen Pentium (ohne MMX) mit EDO-RAM in meinem Desktop-PC. Bin mir auch relativ sicher, dass ich später auch noch EDO-RAM beim AMD K6-III verbaut habe. EDO-RAM war damals noch sehr verbreitet.
Epyc wildert im Bereich von 1-2 Sockeln, deswegen finde ich den Vergleich zum Pentium Pro sinnvoller. Der Xeon erschien erst relativ spät 1998 (dann auch nur für 4/8-Sockel-Systeme) und war in den Firmen noch kaum im Einsatz. Typische Server in dem Bereich in den Firmen hatten 1998 oft noch maximal 256 MB RAM. Ich kann mich noch erinnern, dass wir erst 1999 die ersten Server mit Xeon in die Testumgebung aufgenommen haben und erst 2000 kamen diese Server in den Produktiveinsatz.
Irgendwelche Highend-Server mit zig Sockeln, die auch damals noch extrem selten waren, sind als Vergleich eher unpassend.
Persönlich hatte ich damals noch 32 MB EDO-RAM im Desktop-Rechner. Ein Jahr später kam dann der AMD Athlon und ich bin auf SD-RAM umgestiegen.
Hast du dich vielleicht um 1-2 Jahre geirrt?