Intel zeigt die Zukunft logischer Schaltungen: MESO soll CMOS beerben
Wissenschaftler von Intel, der Universität von Kalifornien und des Lawrence Berkeley National Laboratory haben sich zusammengeschlossen und eine neue potentielle Technologie entwickelt, welche die mittlerweile betagte CMOS-Technik in den kommenden Jahrzehnten ersetzen soll. Magneto-Electric Spin-Orbit wurde sie getauft und wartet mit einem deutlich geringeren Strombedarf auf.
Gestern veröffentlichte das naturwissenschaftliche Journal "Nature" ein neues Forschungspapier, das in Zusammenarbeit von Wissenschaftlern von Intel, der Universität von Kalifornien und dem Lawrence Berkeley National Laboratory entstand. Gegenstand waren die Technologien der Zukunft für logische Schaltungen.
Spannung und Energiebedarf von MESO fällt deutlich geringer aus als bei CMOS
Konkreter wurde der sogenannte Magneto-Electric Spin-Orbit (MESO) vorgestellt, der im nächsten Jahrzehnt die seit den 1980er-Jahren weit verbreiteten Complementary Metal-Oxid-Halbleiter (engl. Complementary Metal-Oxide-Semiconductor, kurz CMOS) beerben könnte beziehungsweise soll. Laut Intel wurde das Bauteil unter Berücksichtigung künftiger Bedürfnisse von Rechnern hinsichtlich Speicher, Interconnect und Logik entwickelt und bedient sich Quanten-Materialien im Verbund mit emergenten Quantenverhalten.
Wesentlicher Hintergrund sind vor allem deutliche Steigerungen in Hinsicht auf Performance und Energieeffizienz. Die Forscher haben sich laut dem Abstract des Forschungspapiers die Frage gestellt, welche Technologien abseits von CMOS derartige Fortschritte in Hinsicht auf Von-Neumann-Architekturen - darunter versteht sich das allgemeine Konzept von Universal-Rechnern, nach dem moderne Computer aufgebaut sind - bieten und so die wachsende Nachfrage nach Rechenleistung hinsichtlich aufkommender Computer-Technologien - etwa künstliche Intelligenz - bedienen können.
Auch lesenswert: Cloud-Speicher der Zukunft: Microsofts "Project Silicia" soll 360 TB im Format einer DVD speichern können
Laut der Pressemitteilung von Intel können vor allem Spannung und Energiebedarf in Kombination mit extrem niedriger Ruhezustands-Energie drastisch reduziert werden. Im Vergleich mit der konventionellen CMOS-Technologie werde die Spannung um den Faktor 5 verringert. Hinsichtlich des Strombedarfs sogar um den Faktor 10 bis 30.
Im Statement des Intel Senior Fellow und Director der Exploratory Integrated Circuits Group der Technologie und Fertigungs-Sparte, Ian Young, heißt es, dass man revolutionären und nicht-evolutionären Herangehensweisen nach der "CMOS-Ära" suche. In Zukunft solle es darum gehen, die Schaltspannung des MESO weiter zu verringern und so das volle Potenzial der neuen Technologie zu entfalten.
[PLUS] Blender: Raytracing-Benchmark analysiert
mehr ...

Der kapazitive Widerstand nimmt mit zunehmender Frequenz ab. Der induktive steigt.
Ich möchte auch nicht sagen das Graphen nicht der Forschung und Entwicklung hilft und Möglichkeiten bietet. Nur viele hier denken es wäre das Allheilmittel und man könnte damit 20GHz Prozessoren realisieren, welche gleichzeitig am besten nur 65W ziehen.
Shrinks sind in relativ naher Zukunft nicht mehr wirklich möglich, selbst jetzt erreichen wir "7nm" nur über Umwege indem die Transistoren als FinFET nicht mehr planar gefertigt werden.
Ich sehe in naher Zukunft eher MCM-Design als Zukunft bis vermutlich neue Technologien größere Sprünge bringen. Vielleicht ist es der Quantencomputer, vielleicht auch nicht.
Bis dahin werden andere kleinere Schritte ein wenig Leistung noch rauskitzeln (z.B. Graphen).
Das ist zwar bemerkenswert, aber eben noch weit entfernt von einer praktischen, geschweige denn, wirtschaftlichen Anwendung.
Aber das in absehbarer Zeit das Silizium gegen etwas anders getauscht werden muss, sieht man schon allein daran, das ein (Silizium-) Shrink immer schwieriger wird, und eine Steigerung der Rechenleistung fast nur noch über die Kernanzahl stattfindet.
mfg
Da wird Graphen auch keine wirklich Abhilfe schaffen...
Das ist zwar bemerkenswert, aber eben noch weit entfernt von einer praktischen, geschweige denn, wirtschaftlichen Anwendung.
Aber das in absehbarer Zeit das Silizium gegen etwas anders getauscht werden muss, sieht man schon allein daran, das ein (Silizium-) Shrink immer schwieriger wird, und eine Steigerung der Rechenleistung fast nur noch über die Kernanzahl stattfindet.
mfg
Die Frage ist nur, ob man gleich mit aktuellen Belichtungsgrößen einsteigen kann, oder wieder mit 100nm oder noch höher anfangen muss. Das würde ordentlich Transistorzahl kosten. Was das für die Leistung bedeutet könnt ihr euch also vorstellen.
Wie hoch sind die Schaltgeschwindigkeiten?
Silizium ist von gestern. Wird endlich Zeit für die Zukunft.
Da wird Graphen auch keine wirklich Abhilfe schaffen...
Silizium ist von gestern. Wird endlich Zeit für die Zukunft.
Da wird Graphen auch keine wirklich Abhilfe schaffen...