Nvidia verlagert 2028 angeblich GPU-Fertigung zu Intel - TSMC-Packaging unter Druck
Berichten zufolge möchte Nvidia Teile der GPU-Fertigung ab 2028 mit Intel durchführen, und sich nicht allein auf TSMC verlassen. Hintergrund sind Lieferketten-Diversifizierung, Kapazitätsengpässe und politische Vorgaben.
Nach internen Lieferketten-Quellen plant Nvidia, für seine 2028er "Feynman"-Architektur eine gemischte Fertigungsstrategie zwischen TSMC und Intel zu nutzen. Die GPU-Dies selbst sollen weiterhin bei TSMC gefertigt werden, doch für Teile des I/O-Dies und insbesondere das fortgeschrittene Packaging möchte Nvidia Intel-Technologien einsetzen. Intel könnte dabei bis zu einem Viertel des Packaging-Umfangs übernehmen, während TSMC etwa 75 % abdecken soll.
Hintergrund dieses Schritts sind laut dem Bericht auf Digitimes zwei Hauptfaktoren: Zum einen lassen politische Vorgaben der US-Regierung und damit verbundene Anreize US-Produktionsanteile steigen, zum anderen ist TSMCs fortgeschrittene Packaging-Kapazität durch die starke Nachfrage von KI-Kunden wie Nvidia, AMD, Apple und Co. ausgelastet.
Diversifizierung durch Dual-Foundry-Strategie
Die nun angeblich geplante Dual-Foundry-Strategie soll Risiken mindern und gleichzeitig die politischen sowie wirtschaftlichen Anforderungen großer amerikanischer Halbleiterfirmen bedienen. Die Produktion bei Intel würde in den kommenden Prozessgenerationen 18A oder 14A realisiert werden, wobei letztere erst für 2028 erwartet wird und noch auf Yield-Verbesserungen angewiesen ist. Nvidia hatte im September 2025 5 Milliarden US-Dollar in Intel investiert.
Analysten betonen, dass gerade Packaging ein wachsendes Engpass-Thema ist: TSMC hat zwar massiv in Kapazitätserweiterungen investiert und plant mehrere neue Advanced-Packaging-Linien, unter anderem auch in den USA mit geplanten Produktionsstarts um 2028 herum, doch bleibt die Nachfrage hoch und die Auslastung eng. Speziell Apple hat sich laut Berichten schon im Vorfeld rund 120.000 Wafer pro Monat - reine WMCM-Packaging-Kapazitäten - von TSMC reserviert; doppelt so viel wie zuvor.
Auch Intel konnte in den vergangenen Jahren Auftrieb gewinnen: Deren EMIB- und Foveros-Packaging-Technologien stoßen laut Branchenberichten auf zunehmendes Interesse, da sie einen alternativen Weg zur TSMC-COWOS-Kapazität darstellen und insbesondere Kunden adressieren, die rascher oder näher am US-Markt fertigen möchten.
TSMC bleibt Hauptlieferant, aber Engpässe sichtbar
Trotz dieser Entwicklung bleibt TSMC laut Branchen- und Lieferketten-Reports weiterhin Hauptlieferant für High-End-Chipfertigung und Packaging. Kernprodukte mit höchsten Performance-Anforderungen sollen weiterhin bei TSMC bleiben, da die Technologie- und Produktionsqualität dort führend ist.
Gleichzeitig zwingt die starke Auslastung der Packaging-Kapazitäten Unternehmen dazu, alternative Partnerschaften zu sondieren - nicht nur Nvidia, sondern auch andere große Halbleiterfirmen ‒ etwa Qualcomm oder Broadcom ‒ prüfen zusätzliche Wege, bei Intel oder anderen Anbietern Packaging-Teile unterzubringen. Selbst Apple, jahrelang der liebste Kunde von TSMC, sucht Alternativen. Laut Digitimes wird geprüft, Teile der M-Serien-Chips bei Intel unterzubringen - denen hatte man 2020 die x86-Freundschaft gekündigt.
Quelle: Digitimes
Bei 10 Jahre Probleme in Sachen Fertigung ist das durchaus ein Risiko, falls Intel dann doch nicht ordentlich abliefert.
Aber der eine Satz aus dem Text zeigt, das NVidiai sich dessen durchaus bewust ist:
Also selbst wenn der neue Fertigungsprozess von Intel nicht absolut stabil und leistungsstark sein sollte, so wird es dann aj wohl zumindest für die Produkte mit weniger Takt und Anspruch langen.
Intel wird also wie ein Lehrling in der KFZ-Werkstatt eingesetzt, für den Reifenwechsel reichts immer, egal wie doof man sich dabei anstellt.
So kann man dann bei TSMC das Kerngeschäft , also die KI-Beschleuniger, dann noch stärker fokussiert produzieren lassen.
Also mitunter ein cleverer Schritt.
Dann kann man sogar in Kauf nehmen, dass die Produktion in den USA bei Intel vermutlich teurer sein könnte, was aber durch den Gewinn bei den größeren Chips dann mehrfach wieder aufgefangen wird.
Ich könnte mir so einen Schritt übrigens auch bei AMD vorstellen, aber da ist vermutlich das Problem, dass man nicht so viel Zeit und Geld dafür investieren kann oder will, dass man da mehrgleisig bei der Entwicklung vorgehen kann.
Dann bei denen ist es ja schon seit Ryzen so, das sman quasi eine Produktentwicklung für gleich alle Arbeitsbereiche entwirft udn dann lediglich skaliert, aber nicht so wie NVidia udn Intel etliche eigene monolitische Designs in einer Produktserie am Start hat.
Es sollte also nicht so einfach sein, dass man einfach einen Chip nimtm udn dann einfach bei einem anderen Lohnfertiger mit einer anderen Fertigung in Auftrag gibt, weil der Prozess einfach ganz anders ist.
Man sieht es ja, wie schwer es ist, wenn Intel die Prozesse im eigenen Haus so oft vergeigt, dass die Chips dann nicht wie gedacht so auf den Markt kommen können, weil die Ausfallrate zu hoch ist, oder Geschwindigkeiten nicht erreicht werden können, etc..
AMD hat seit Zen 2 und CDNA3 den IO-Teil bereits in einen IOD-Chiplet ausgelagert - 4x IOD bei CDNA3, 2x bei CDNA4, dazu bis zu 8x XCD (accelerator complex dies; der Compute-Chiplet, das Gegenstück zum CCD bei Ryzen). Die IODs werden noch in N6 bei TSMC gefertigt, während die XCDs, bei CDNA4, in N3P gefertigt werden. Für die IODs braucht es offensichtlich nicht die beste Fertigung, sonst wäre man sicherlich nicht bei N6 dafür geblieben, sondern mind. zu N5 gewechselt - nachdem AMD bei CDNA4 für die XCDs auf N3P wechselte, wäre Kapazität bei N5 freigeworden, die bis dahin für CDNA3 XCDs genutzt wurde.
[Ins Forum, um diesen Inhalt zu sehen]
[Ins Forum, um diesen Inhalt zu sehen]
Bei Zen 2 & 3 kam der IOD iirc aus den Werken von GlobalFoundries. Sie hatten ihre Chip-Fertigung also schon mal aufgeteilt.
Bei RDNA4 könnten sie dies aktuell nicht machen, mal sehen ob mit RDNA5 wieder ein Chiplet-Design kommt, wie es bei RDNA3 schon mal genutzt wurde.
PS: Wenn der Lehrling beim Reifenwechsel vergisst die Schrauben ordentlich anzuziehen, kann das sehr unglücklich enden.
[Ins Forum, um diesen Inhalt zu sehen]
Der letzte node samsung sf4 ist immer noch in sample state seit 2023 sf2 wurde verschoben und gaa wurde abgesagt
derzeit ist nur tsmc und intel relevant
Derzeit hat samsung sf5 am laufen primär in nand Fertigung