PCIe 8.0 erreicht nächsten Meilenstein: Draft 0.5 mit 1 TB/s und neuer Connector-Technik
Die PCI-SIG hat Draft 0.5 für PCI Express 8.0 freigegeben. Der Standard zielt auf 256 GT/s und bis zu 1 TB/s per x16, bleibt aber erst für 2028 geplant.
PCI Express 8.0 macht den nächsten Schritt auf dem Weg zur finalen Spezifikation: Die PCI-SIG hat Draft 0.5 für Mitglieder freigegeben. Laut Konsortium bleibt das Ziel unverändert: PCIe 8.0 soll 256 GT/s erreichen und in einer x16-Konfiguration bis zu 1 TB/s bidirektionale Bandbreite ermöglichen. Die finale Veröffentlichung für Mitglieder ist weiterhin für 2028 geplant.
PCIe 8.0 bleibt im 2028-Zeitplan
Der neue Entwurf folgt auf frühere Spezifikationsschritte und markiert einen weiteren Entwicklungsstand, bevor die Version 1.0 verabschiedet wird. Die PCI-SIG nennt als Einsatzfelder unter anderem KI/ML, High-Speed-Networking, Edge Computing, Quantum Computing, Automotive, Hyperscale-Rechenzentren, High Performance Computing sowie Militär- und Luftfahrtanwendungen. Damit richtet sich PCIe 8.0 zunächst klar an Märkte mit sehr hohem Bandbreitenbedarf und nicht an klassische Gaming-PCs.
Die Eckdaten entsprechen dem bekannten Generationssprung: Gegenüber PCIe 7.0 soll PCIe 8.0 die Datenrate erneut verdoppeln. Bereits in der ursprünglichen Ankündigung hatte die PCI-SIG erklärt, dass die Spezifikation die Datenrate von PCIe 7.0 auf 256 GT/s anheben soll. In der x16-Ausbaustufe ergibt sich daraus die genannte Bandbreite von bis zu 1 TB/s in beide Richtungen.
Zu den offiziellen Zielsetzungen gehören neben der Rohbitrate auch die Prüfung neuer Connector-Technik, das Erreichen von Latenz- und FEC-Zielen, Zuverlässigkeit, Rückwärtskompatibilität zu früheren PCIe-Generationen, Protokollverbesserungen für mehr nutzbare Bandbreite sowie Maßnahmen zur Reduzierung des Energiebedarfs.
Neuer Anschluss wird geprüft
Besondere Aufmerksamkeit erfordert der Punkt "neue Connector-Technik". Die PCI-SIG formuliert diesen bislang als Prüfpunkt, nicht als final festgelegte Änderung. Draft 0.5 versteht sich als erster vollständiger Entwurf, der zentrale architektonische Anforderungen definiert und Mitgliedsunternehmen frühe Prototypen sowie weitere Vorschläge ermöglichen soll. Gleichzeitig ist noch nicht alles eingefroren, weshalb elektrische Parameter und Protokolloptimierungen weiterhin angepasst werden können.
Nach aktuellem Stand bestätigt die PCI-SIG weiterhin die Rückwärtskompatibilität zu älteren PCIe-Generationen. Das ist für PC-Hardware ein wichtiger Punkt, weil Grafikkarten, SSDs, Add-in-Karten und Mainboards über mehrere Generationen hinweg miteinander funktionieren sollen. Eine neue Steckverbindung bedeutet daher nicht automatisch, dass der bekannte Steckplatz im Endkundenmarkt kurzfristig ersetzt wird. Offiziell ist bislang nur, dass die Technik geprüft wird; Optionen gibt es viele.
Mit dem Ziel der Datenverdopplung pro Generationssprung steigen die Anforderungen an die Signalqualität maßgeblich: Übersprechen und Reflexionen bei sehr hohen Datenraten werden zunehmend ein Problem und der technische Aufwand immer höher und damit teurer, weshalb man nicht ausschließen kann, dass der Standard lange Zeit nicht den Weg in Home- und Gaming-Clients findet. PCGH hatte bereits über die ersten PCIe-8.0-Spezifikationen berichtet; mit Draft 0.5 liegt nun der nächste offizielle Schritt vor.
Mitmachen und kommentieren
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Sollten Sie noch keinen Extreme-Account haben, laden wir Sie zu einer Registrierung im Forum ein. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln. Folgen Sie gerne PCGH bei 🔈 Youtube oder 💬 Whatsapp und erhalten Sie Neuigkeiten zu Grafikkarten, CPUs und Gaming direkt in Ihrem Feed.
Quelle: pcisig.com
Drei NVMe's hätte ich, fand jedoch kein einziges MOBO welches diese ohne Einschränkungen unterstützt.
(und jeweils mit 4 Lanes angebunden!)
Leider ist das bei X870E Boards wegen dem vorgeschriebenen USB 4 nicht mehr möglich.
Mag sein, dass du nur Maus und Tastatur dran anschließt, aber der nächste schließt seine SSD dran an und fragt sich, wie man nur so unglaublich dämlich sein kann, das Routing so abartig zu verpfuschen. Wer auf die Idee gekommen ist, alle Controller auf eine Lane zu legen. Tja, Leute sind halt eben unterschiedlich und auch ich bevorzuge es, dass alles sinnvoll angebunden ist.
Man verbaut auch seit einiger Zeit kein USB 2.0 und die meisten ist das auch gut so.
Ein Verwendungszweck wird sich dafür schon finden.
Wie in meinem ursprünglichen Posting schon geschrieben selbst mit PCIE3 ist man als Normal Benutzer noch nach wie vor mehr als ausreichend bedient. D.H. bei dem was man derzeit bekommt ist extrem viel reserve die eben zu 99% Brach liegt.
Die wenigen Lanes die verfügbar sind sind in meinen Augen die Archillesferse von PCIE. Ich selbst musste 4 Festplatten z.b. Auslagern weil ich keine Lanes mehr zur Verfügung habe. Leider unterstüzt mein MB kein Splitting.
Drei NVMe's hätte ich, fand jedoch kein einziges MOBO welches diese ohne Einschränkungen unterstützt.
Habe vier NVME´s ohne einschränkungen. Erst wenn ich eine im PCIE 5.0 slot anschließen würde, dann wird die Grafikkarte eingeschränkt.
Brauche auch keine 96 Kerne, trotzdem gibt es den Threadripper.
Die Anwendungsbereiche sind vielzählig, deswegen sollte man mit der Entwicklung nicht langsamer werden.
Ein Verwendungszweck wird sich dafür schon finden.