Core Ultra 400: Neue Hinweise zu Intels X3D-Konkurrenz
Intel will mit dem "big Last Level Cache" (BLLC) bei Nova Lake-S (Core Ultra 400) bekanntlich AMDs X3D-CPUs angreifen. Die Gerüchteküche äußert sich nun zu Modellen.
Dass Intel bei den für Ende nächsten Jahres erwarteten Nova-Lake-Prozessoren mit einer 3D-V-Cache-Alternative namens BLLC plant, ist bereits seit einiger Zeit bekannt. Jetzt hat der für seine Leaks bekannte X-Kanal "Kopite7kimi" kolportiert, dass Intel mindestens vier Desktop-CPUs aus der Core-Ultra-400K-Reihe für die LGA1954-Plattform in der Roadmap aufführt, die diese zusätzliche Cache-Ebene verwenden. Dabei soll es sich aber noch um frühe Pläne handeln und nicht um die endgültige Produktliste.
Die Angaben beschreiben zwei Dual-Compute-Tile-Designs und zwei Single-Tile-Designs. An der Spitze stehen je zwei 8+16- und 8+12-Layouts, wobei jedes Compute-Tile mit 144 MiB BLLC gepaart sein soll, was insgesamt 288 MiB bei den Dual-Tile-Designs ergibt. Darunter befinden sich Single-Tiles-Varianten mit 8+16 und 8+12 Kernen mit jeweils 144 MiB BLLC. Damit wäre eine 48-Kern-Konfiguration möglich oder 52 Kerne, wenn man die zusätzlichen vier Low-Power-Kerne mitzählt, plus einen großen Last-Level-Cache-Pool für Gaming-Workloads, wie Videocardz hierzu berichtet.
Anderer Leak sieht Intel niedriger stapeln
Dies steht dem Bericht nach allerdings im Widerspruch zu kürzlich von dem ebenfalls bekannten Leaker "Jaykihn" veröffentlichten Informationen, wonach der BLLC für entsperrte Modelle der K-Reihe reserviert ist, jedoch nur in zwei Tile-Varianten mit 8+16 und 8+12. Auf Nachfrage von Videocardz zu Dual-BLLC- oder Dual-Tile-Modellen habe dieser keine derartigen Pläne bestätigt. Die Kommentare zur Positionierung sollen auch darauf hindeuten, dass diese Chips möglicherweise nicht als Topmodelle der Ultra-9-Reihe positioniert werden, sondern eher im Bereich Core Ultra 5 oder Core Ultra 7 anstatt einer riesigen 48-Kern-Konfiguration.
Dementsprechend ist das Gesamtbild derzeit noch unklar, wobei Intel möglicherweise noch entscheidet, wie weit es mit Nova Lake-S im Desktop-Bereich gehen will, sodass sowohl Vier-Chip- als auch Zwei-Chip-BLLC-Produktreihen möglich bleiben, bis das Unternehmen seine Produktpalette für 2026 festlegt, heißt es. Derweil erhöhe AMD hier den Druck, da jüngste Gerüchte von einem Ryzen 9 9950X3D2 mit zwei X3D-CCDs sprechen, der beide Chiplets mit gestapeltem Cache bieten würde.
Ihre Meinung ist gefragt!
Was sagen Sie zu den Gerüchten? Nutzen Sie die Kommentarfunktion und teilen Sie uns Ihre Meinung mit. Beachten Sie beim Kommentieren aber bitte die Forenregeln. Folgen Sie uns außerdem für Neuigkeiten in der Hardware-Welt oder unsere exklusiven Inhalte gern auf Whatsapp und X. Unsere Video-Inhalte (oftmals gewürzt mit einer Prise Humor) finden Sie bei Youtube, Instagram und Tiktok.
Aber wo ich das gelesen haben will, weiß ich nicht. Finde es auch nicht wieder.
Der Grundlegende Aufbau mag identisch sein, aber bei den EPYCs werden bis zu 16 anstatt nur bis zu 12 CCDs verbaut. Die zusätzlichen CCDs brauchen Platz, doch nicht nur deshalb sind die Sockel der EPYCs größer. Auch können EPYCs bis zu 24 Speicher-Kanäle nutzen, 3x mehr als bei Threadripper.
Der Grundlegende Aufbau mag identisch sein, aber bei den EPYCs werden bis zu 16 anstatt nur bis zu 12 CCDs verbaut. Die zusätzlichen CCDs brauchen Platz, doch nicht nur deshalb sind die Sockel der EPYCs größer. Auch können EPYCs bis zu 24 Speicher-Kanäle nutzen, 3x mehr als bei Threadripper.
Cache auf mehr als einem Tile bietet kaum Vorteile, kostet aber sehr viel mehr. AMD hat mind. den 7950X3D auch in einer X2 Variante aufgelegt und für "unsinnig" befunden.
Ein Chip mit 2 Tiles und 2 x BLCC wird sicherlcih über 1.000 EUR kosten müssen um für Intel lukrativ zu sein; für den Kunden ist das aber nahezu irrelavent.
a long way to go; aktuell sind sie es nicht und das obwohl man die bessere Fertigung bei TSMC nutzt, die einen Vorteil von 15%+ bieten sollte.
zweifelsfrei
Würde das aktuell gar nicht ausschließen, wenn man weite Teile der CPU auf einem eigenen Node fertigen kann, könnte man sich auf einen Preiskampf einlassen. Dennoch gilt natürlich, zweimal Cache, kostet zweimal Geld und das muss man dem Kunden abnehmen; dennoch könnte ich mir vorstellen, dass Intel einsieht, dass man jetzt den AMD Weg gehen muss und Reputation aufbauen muss, was am Ende über Rückeroberung von Marktanteilen geht und das geht gut und einfach mit Kampfpreisen.
Ist es doch auch aktuell; man sollte nicht so tun, als wenn Intel nur Schrott baut. Die aktuelle Gen hat ihre Schwächen, aber sie ist dennoch überall vorne dabei und auch in der Effizienz nicht so weit hinter AMD wie in den letzten Jahren. AMD hat eigentlich erst mit seit dem 5800X3D einen echten Leuchtturm im Portfolio,; vorher waren sie immer gleichauf mit unterschiedlichen Stärken und Schwächen.
Mit Arrow hat man sich davon auch entfernt und den Idle Verbrauch verdoppelt, der Abstand ist nicht mehr riesig. Die neue Generation wird einen ähnlichen Ansatz verfolgen und auch einen gewissen Idle Verbrauch benötigen. Das Schicksal der Modulbauweise.
Zur Not frage ich immer gerne, wer seinen PC wofür kauft? Meiner idlet nicht rum, mehrfach geloggt und ich komme auf unter 10% der Zeit mit unter 20% Last! Fürs Home Office hab ich einen ThinClient (Beelink 135EUR), der braucht unter Volllast 11W!
Es wird in jedem Fall interessant werden.
Intel hat in meinen Augen eine gute Arch, die mit BLLC sicherlich massiv geboostet werden kann. Dafür Unwägbarkeiten in Puncto Fertigung, etc.
AMD hat zwei Nodes im Petto, 16 Kern CCD (latenzverringerungen bei mehr als 8 Kernen) und auch das wird die Gamingleistung nochmal deutlich anheben, gerade in Spielen die mit mehr als 8 Kernen umgehen können.
Wieso sollte?
Broadwell hatte was für einen L4 Cache? Der war viel langsamer als echter L4, extern über einen weiteren Controller angebunden und hatte durch all das eine viermal so hohe Latenz wie damaliger (und heutiger) L3 Cache. Hat auch gar nix gebracht, war einfach nur schlecht und unsinnig. Hat im Gaming Overall auch seine 12-15% Mehrleistung gebracht und warum sollte das ein "echter" L3 nicht auch wieder schaffen?
Intel wird sicherlich auch eine Schippe drauflegen, spätestens im MultiCore rechnen die meisten ja mit 100% mehr Leistung, ich bin mit nur 70% da schon fast konservativ unterwegs. Aber Intel wird richtig reinklotzen. Da muss AMD erstmal hin; man hat halt nur 50% mehr Cores und muss daher quasi volles Rohr geben und darf kein halbes Megahertz einsparen um in Richtung 70% mehr Leistung zu gehen.
Das wäre der Untergang! Zumindest wenn man AMDs Roadmap glauben schenkt. AMD wird safe mehr als 50% Multicore drauflegen, zwei Nodes springen auf N2 und damit alleine 35% gewinnen. Intel kann dagegen nur einen Node springen und damit nur 15% gewinnen. Wenn dann AMD noch den CoreCount je CCD erhöht (auf 12) und den MaxCount auf 24 erhöht, während Intel nur die 4LP Kerne draufpackt; dann brauchen sie gar nicht erst antreten und können die U9 Serie gleich einstampfen
96 Kerne
Nach meinem Wissen sollten auch heute schon theoretisch mehr Kerne möglich sein, der Aufbau der Pros ist identisch zu Epyc und da gibt es 192 Zen5c Kerne.
Halte ich für unrealistisch
Man darf nicht vergessen, dass sie einen Node Vorsprung haben und dennoch 10-15% in allen Bereichen langsamer sind. Aber ja, ich finde die aktuelle Gen wirklich gut und 265K bspw. ist meine absolute Empfehlung wenn es auf Geld ankommt.
Mach aus 4 ne 8 und es wird ein Schuh aus der Aussage; obwohl sie dennoch falsch und zu kurz gedacht ist. Reine Gamingsysteme statte ich gerne mit 8 Kernen aus, weil sie den optimalen Kompromiss aus Leistung und Preis bieten, das wird sich ggfls. mit Zen 6 auf 12C verschieben. Die E-Cores bieten mir im Gaming kaum Mehrwert, daher nur P Cores bei Intel in der betrachtung.
Aber besser sind mehr Kerne und Intel profitiert von den E-Cores auch im Gaming System, denn Hintergrundlasten können abgefedert werden und es stehen einfach noch Ressourcen hinzu.
Um Aufgaben über mehrere Kerne laufen zu lassen müssen diese ja verteilt und am Ende wieder zusammengefügt werden und ab einen gewissen Grad ist der Aufwand die Last aufzuteilen und synchronisieren höher als der Performance Zugewinn.... Hab dazu einige Berichte von Spieleentwicklern gelesen und Videos angesehen....
Und nicht nur ist das plausibel. Ich beobachte es jedes Mal in der Praxis.....