Esilicon zeigt HBM-Designs: U.a. ein 14LPP-Chip mit einem HBM2-Stack
Esilicon hat ein Webinar über Youtube hochgeladen, das sich mit der Entwicklungskette von ASICs mit High-Bandwidth Memory, kurz HBM, beschäftigt. Gezeigt werden bislang unbekannte Chips, sowohl im fertigen Zustand als auch als Skizze für kommende Produkte. Neben 28-nm-Designs wird ein 14LPP-Chip mit einem einzelnen HBM2-Stack gezeigt.
AMD, Nvidia und andere Chiphersteller setzen schon lange nicht mehr nur auf Eigenentwicklungen bei aktuellen GPU-, CPU- und APU-Designs. Stattdessen wird sogenannte IP, Intellectual Property - geistiges Eigentum, bei Drittunternehmen eingekauft. Die entwickeln beispielsweise einen neuen Speichercontroller, den AMD und Nvidia (mit Anpassungen) in ihre GPUs integrieren können. Esilicon ist ein solcher Anbieter von IP, der kürzlich ein Webinar zur Entwicklungskette von ASICs mit HBM veröffentlicht hat. Als Sprecher treten die Partner SK Hynix, Amkor, Northwest Logic und Avery Design Systems auf.
Gezeigt wird eine Folie mit den "Customer Programs", auf denen vier HBM-Designs veranschaulicht werden. Das erste (oben links) diente zu Testzwecken und basiert auf einem ziemlich großen Chip, mit dem verschiedene Interposer-Technologien getestet werden sollten. Zu sehen ist ein organischer Interposer (ohne Silizium) mit vier HBM1-Stacks. Dabei könnte es sich um einen AMD-Testchip mit einer Fläche von 502 mm² handeln, der als "Vorgänger" von Fiji etwas schmaler ausfällt. Esilicion arbeitet nämlich mit Synopsys zusammen, der wiederum IP für AMD zur Verfügung stellt, aber auch schon mit Nvidia zusammengearbeitet hat. Interessant ist die Bemerkung, dass der organische Interposer ein Blick in die Zukunft darstelle. Nvidia zeigte einst einen Pascal-Mockup mit einem solchen.
Ein regelrechtes Rätselraten sind indes die restlichen Designs. Ein 28HPP-Chip, der deutlich kleiner ausfällt als Fiji und vier HBM1-Stacks hat, befinde sich bereits auf dem Markt. Ein 28HPC-Chip mit vier HBM2-Modulen werde derzeit evaluiert. Ein 14LPP-Design mit einem einzelnen HBM2-Stack soll im Mai 2016 seinen Tape-Out hinlegen und voraussichtlich bis September 2016 finalisiert werden. Zudem arbeite man an 16FF+-Chips, wovon ein Tape-Out für den kommenden Juli angesetzt sei. Bis zum Jahreswechsel soll auch dieser finalisiert werden. Bilder zeigt Esilicon dazu keine. Denkbar wären sowohl Pascal- als auch Vega-GPUs dahinter (oder etwas völlig anderes).
Ein Rätsel wirft das 14LPP-Design auf. Der Prozess wird von Samsung und Globalfoundries eingesetzt, womit AMD als Abnehmer in Frage kommt. Bei den kleinen Chips (namentlich Polaris 10 und 11) setzt der aus Kostengründen jedoch noch auf GDDR5(X). Mit einem einzelnen HBM2-Stack an 1.028 Bit werden bei den üblichen 2 Gbps 256 GByte/s erreicht - HBM wird da also nur aus Platz- und Effizienzgründen eingesetzt. Rein theoretisch könnte es sich um eine Semi-Custom-Anfertigung für eine Konsole handeln. Mit einem HBM2-Stack ließen sich 8 GiByte Speicher realisieren, was zu einer Playstation 4K/4.5 oder Nintendo NX passen würde. Dort ist man allerdings auf möglichst geringe Produktionskosten aus, was erfahrungsgemäß vor allem für Nintendo gilt. Ob Sony die höheren Kosten durch ein HBM-Design mit einem simpleren PCB und einer einfacheren Kühlung kompensieren kann, wagen wir zu bezweifeln. Zeitlich würde es mit einer Finalisierung im Dezember allerdings passen, wenn sich die Gerüchte um einen Marktstart der PS4K zum Ende des ersten Quartal 2017 bewahrheiten sollten.
Quelle: via 3DCenter
Das ist etwas anderes und kommt nicht von AMD.