Nvidia GH100: Hopper-GPU soll über 140 Milliarden Transistoren in sich vereinen

7
News Oliver Jäger Als bevorzugte Quelle auf Google hinzufügen
Der GH100, Nvidias kommende Flaggschiff-GPU für Rechenzentren, soll Gerüchten zufolge gigantisch werden. Die Rede ist u. a. von über 140 Mrd Transistoren. Das Foto zeigt eine A100-GPU.
Quelle: Nvidia

Der GH100, Nvidias Flaggschiff-GPU für Rechenzentren der nächsten Generation, soll Gerüchten zufolge gigantisch werden. Die Die-Größe betrage dabei nicht nur rund 20 Prozent mehr als bei Ampere, sondern die GPU soll auch laut eines Berichts im Chiphell-Forum über mehr als 140 Milliarden Transistoren verfügen.

Zu Nvidias nächster GPU-Generation, bestehend aus Lovelace für den Desktop-Bereich und Hopper für Rechenzentren, kommen nach und nach neue Spekulationen ans Tageslicht. Wurde vor einer Woche noch gemutmaßt, dass der GH100 der Hopper-Generation mit einem Die kommen soll, der etwa 20 Prozent größer ausfällt als bei Ampere, gibt es jetzt neue Gerüchte aus dem Chiphell-Forum. Dort wird angenommen, dass die GPU auf Fünf-Nanometer-Basis und mit einem Die von vermeintlichen 900 mm² außerdem über 140 Milliarden Transistoren beherbergen könnte.

Deutliche Unterschiede zu anderen Modellen

Um diese Ausmaße ins Verhältnis zu setzen, ist ein Vergleich mit anderen Flaggschiff-GPUs angebracht. AMDs Aldebaran für die Instinct-MI200-Serie kommt beispielsweise mit 58,2 Milliarden Transistoren, während Nvidias GA100 für A100-Beschleuniger mit 54,2 Milliarden Transistoren noch darunter liegt. Setzt man diese Werte ins Verhältnis mit der Transistoren-Anzahl des GH100, so wäre die Hopper-GPU etwa 2,5 Mal größer, möchte man den Gerüchten Glauben schenken. Auch bei der Transistoren-Dichte würde das Hopper-Flaggschiff die Referenz-GPUs in die Tasche stecken.

Passend dazu: Nvidia Hopper: Rechtsstreit um GPU-Codenamen mit Satellitenbetreiber

Die Aldebaran-GPU bringt 73,6 Millionen Transistoren auf den Quadratmillimeter, wenn man von der spekulierten Die-Größe von 790 mm² ausgeht. Bei Nvidias A100 lassen sich hingegen 65,6 Millionen Transistoren pro Quadratmillimeter feststellen. Sollten die Mutmaßungen letzten Endes stimmen, würden bei einem 900-mm²-Die gut 150 Millionen Transistoren pro Quadratmillimeter Platz finden, was mehr als das Doppelte der Dichte-Zunahme im Vergleich zur Aldebaran-GPU darstellen würde.

Diese Angaben gelten allerdings nur für die GH100-GPU, die auf kein MCM-Design setzen soll. Mit Letzterem warte stattdessen die separate GPU GH102 auf. Ob letztlich mit oder ohne Multi-Chip-Ansatz, die Hopper-Generation sollte alles in allem mit einer deutlichen Erhöhung der Transistoren-Anzahl erscheinen.

Quelle: Chiphell-Forum via Wccftech

7
    • Kommentare (7)

      Zur Diskussion im Forum
      • Von Bärenmarke BIOS-Overclocker(in)
        Was in dem Artikel etwas außer Acht gelassen wird und viel wichtiger ist, dass Nvidia im Exascale Rennen für die nächsten Jahre komplett draußen ist, da sie über kein coherent memory system verfügen. Ja sie haben Nvlink, jedoch ist dies bei den CPU Herstellern (AMD, IBM, intel) nicht implementiert und ein großes Problem für nvidia. AMD&intel haben keinerlei Interesse es zu implementieren, IBM könnte es, hat jedoch sein eigenes Interface Bluelink.
        Sprich nvidia muss schauen, dass sie auf ARM Basiseinen entsprechenden Counterpart auf die Beine stellt. Da die nächsten Super PCs wohl only AMD&intel sein werden.
        Ein sehr interessanter Artikel hierzu:
        [Ins Forum, um diesen Inhalt zu sehen]
      • Von Bärenmarke BIOS-Overclocker(in)
        Was in dem Artikel etwas außer Acht gelassen wird und viel wichtiger ist, dass Nvidia im Exascale Rennen für die nächsten Jahre komplett draußen ist, da sie über kein coherent memory system verfügen. Ja sie haben Nvlink, jedoch ist dies bei den CPU Herstellern (AMD, IBM, intel) nicht implementiert und ein großes Problem für nvidia. AMD&intel haben keinerlei Interesse es zu implementieren, IBM könnte es, hat jedoch sein eigenes Interface Bluelink.
        Sprich nvidia muss schauen, dass sie auf ARM Basiseinen entsprechenden Counterpart auf die Beine stellt. Da die nächsten Super PCs wohl only AMD&intel sein werden.
        Ein sehr interessanter Artikel hierzu:
        [Ins Forum, um diesen Inhalt zu sehen]
      • Von Incredible Alk Flüssigstickstoff-Guru (m/w)
        Zitat von gerX7a
        An der regulären Belichtungsgröße gibt es nichts "Verhandelbares", da die eine feste Eigenschaft der Scanner ist.
        Es geht selbstverständlich nicht darum mit dem Gerät zu verhandeln sondern darum dass offizielle Maximalangaben in der Industrie üblicherweise nicht tatsächliche technische Maximalangaben/Limits sind.
        Ich dachte das wäre völlig klar.

        Zitat von gerX7a
        Beispielsweise die Rechnung 140 Mrd. Transistoren auf 900 mm2 geht überhaupt nicht auf, denn damit käme man zu 155 MTr/mm2, was bereits fast 91 % der maximalen Logikdichte entspricht, die TSMCs N5-Prozesse überhaupt zu realisieren vermögen ... ein viel zu hoher Wert für ein derartiges HighPower/HighPerformance-Design. Genaugenommen ist der Wert geradezu absurd hoch.
        Deswegen sagte ich ja ich gehe eher davon aus, dass wenn an den 140 Milliarden überhaupt was dran ist das die Zahl ZWEIER Chips auf einem Package ist.
      • Von gerX7a BIOS-Overclocker(in)
        An der regulären Belichtungsgröße gibt es nichts "Verhandelbares", da die eine feste Eigenschaft der Scanner ist. Der wohl weitaus wichtigere Punkt ist, dass hier bzgl. jedem einzelnen Punkt mit ungesicherten Informationen gearbeitet wird, also Transistorzahl, angenommener Logikdichte, daraus resultierender Chipgröße, usw. und entsprechend kommt man hier sehr leicht und schnell zu falschen Einschätzungen.
        Beispielsweise die Rechnung 140 Mrd. Transistoren auf 900 mm2 geht überhaupt nicht auf, denn damit käme man zu 155 MTr/mm2, was bereits fast 91 % der maximalen Logikdichte entspricht, die TSMCs N5-Prozesse überhaupt zu realisieren vermögen ... ein viel zu hoher Wert für ein derartiges HighPower/HighPerformance-Design. Genaugenommen ist der Wert geradezu absurd hoch. Lediglich Mobile-SoCs bewegen sich relativ nahe der maximalen Logikdichte und selbst Apple kommt mit seinen M1-Chips nicht einmal ansatzweise in die Nähe einer solchen Dichte (Pro ~ 138 MTr/mm2, Max ~ 132 MTr/mm2).
        Hier sollte man einfach noch ein wenig abwarten bis es was Belastbareres gibt ...

        *) In today’s 0.33 NA tool, the lens supports 4X magnification with a maximum exposure field size of 26mm x 33mm.
      • Von Incredible Alk Flüssigstickstoff-Guru (m/w)
        Das dürfte so die cutting edge sein was machbar ist.
        ASML gibt offiziell eine maximale Chipgröße beim belichten von 858 mm^2 an (26 x 33 mm). Ich gehe davon aus, dass es inoffiziell noch ein Bisschen mehr ist. Wenn NV da wirklich alles ausreizt was geht sind 900 mm^2 möglich.

        Eine derart hohe Transistordichte die da 140 Milliarden erlaubt (also über 150 Millionen pro mm^2) halte ich da eher für ne Ente. Das wäre mehr als das doppelte von üblichen Transistordichten von 7nm-Chips... SO viel dichter wird 5nm kaum sein gegenüber 7nm. Oder NV nutzt weite Teile der Fläche für riesige dichtest gepackte Caches... ich tippe aber eher drauf dass ein Die "nur" 70 Milliarden hat und die 140 ein 2-Chiplet-Design sind.
      • Von Technologie_Texter BIOS-Overclocker(in)
        Wie wollen die einen 900mm²-Chip belichten?
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 07/2026 PC Games 06/2026 play5 07/2026 N-Zone 06/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk