Intel: Cannon Lake und 10 nm im Plan, Ice Lake in der finalen Designphase
Man mag es kaum glauben, aber Intel hat auf seinem Twitter-Kanal über den aktuellen Produktionsstand bei seinen Prozessoren gesprochen. Demnach ist die 10-nm-Fertigung und damit Cannon Lake im Plan und Ice Lake in der finalen Designphase.
Für gewöhnlich hört man bei Intel selten etwas via Twitter zu Produktionsplänen, wo die Marketingabteilung zuletzt auf Serena Williams und Jim Parsons setzte. Offenbar fühlte man sich nun aber doch dazu genötigt zu melden, dass der 10-nm-Prozess und damit die CPU Cannon Lake im Plan liegen. Nicht nur einen Tweet setzte man zum Thema ab, sondern gleich drei. Und man vergisst auch zu erwähnen, dass der Nachfolger Ice Lake keine unerwarteten Probleme macht.
Motiviert wurde die Meldung wohl von IBM Research, wo man jüngst zusammen mit Globalfoundries und Samsung den ersten 5-Nanometer-Transistor entwickelt hat. Globalfoundries und Samsung haben den ersten 5-Nanometer-Transistor entwickelt, so die Forscher.
Dagegen waren die Nachrichten bei Intel zuletzt nicht ganz so rosig. Aufgrund von Fertigungsschwierigkeiten hatte man sich vom Tick-Tock-Modell verabschiedet und noch einen weiteren Zwischenschritt eingeführt, dem wir aktuell Kaby Lake zu verdanken haben. Schon bei Broadwell gab es einst Probleme, was dazu führte, dass für den Desktop nur zwei Prozessoren auf den Markt kamen und das auch noch zeitlich eher ungünstig.
Die gute Nachricht ist, dass Intel am Ball bleibt und nun auch mal offiziell über den Status seiner Mühen spricht. Etwa darüber, dass Ice Lake in der finalen Designphase steckt. Von Cannon Lake (weitere Details) indes werden zum Jahreswechsel erste Prozessoren erwartet. Wirklich Stückzahlen aber soll es erst im ersten Quartal 2018 geben. Und wer noch etwas weiter in die Zukunft blicken will: Der Ice-Lake-Nachfolger soll Tiger Lake heißen.
Ohne den gäbe es auch keine Flash Speicher.
Von daher.
Na ja, Ice Lake wird dann Sockel 1152 haben? Mal abwarten.
das wäre also das hier:
http://i.imgur.com/DCsDcUN.png
Bei unter 20 Atomlagen verlieren Transistoren, die auf Silizium basieren, durch den Tunneleffekt ihre Sperrwirkung. 20 Atomlagen sind etwa 2,2nm und da es (wie du schon erwähnt hast) zu Unregelmäßigkeiten kommt, ist schon vorher Schluß. Für einen 1nm Transistor braucht man andere Materialen.
Tunneling hängt nicht nur von der Distanz sondern auch maßgeblich von der Spannung ab. Und von da kommt auhc was lustiges:
1 nm/1V ist so ziemlich der Kknackpunkt. Nimmt man mehr spannung oder kleinere Abstände würde die Tunnelung stark zunehmen. Bei 1nm/1V hätten wir knapp 5% leakströme - ist schon beachtlich, aber auhc nichts Weltbewegendes.
Das Problem ist einfach das bei 1 nm beinahe keine Atome mehr da sind - besser gesagt 2.
siliziumdotierung fügt Fremdatome ins Silizium ein - und da gibts dann probleme wiel diese nciht so starr mit dem kristallgitter verbunden sind und sich Wärmebedingt etwas bewegen können.
Wenn dann also ein einzelnes atom aus dem Leiter springt merkt man das schon.
1 mm sind 1000 micrometer
1 micrometer sind 1000 nanometer =nm
1 nm sind 1000 pikometer (pm)
atome sind etwa 100-500 pikometer
die strahlungbereiche sind
von milimeter zu micrometer ist terraherz, infrarot
von micrometer zu nanometer ist infrarot zu ultraviolet, roetgen
von nanometer zu pikometer ist roentgen gammastrahlung zu hohenstrahlung (ja der Name ist echt)
roentgen beleuchtet atome
gamma spaltet atome
hohenstrahlung zerlegt atome
Materie ist welle sowie auch Teilchen
ab dem Bereich von pikometer bauen atome Strukturen pikometer =0,000 000 000 000m
Die kleinste Einheit ist fentometer (fm) wird in der teilchenphysik verwendet genannt fermi 0,000 000 000 000 001m
ab pikometer ist die Welt nicht mehr scharf das betrifft 0,5-0,1nm
dadurch lassen sich spannungsladungen positiv negativ nicht mehr trennen. weil der ort des teilchen nicht bestimmen lässt.
darum ist es schwer überhaupt kleiner zu konstruieren als das Material es zulässt.
sand also silizium hat eine atomdichte von 111pm und eine unschärfe von 211pm
Allein um die unschärfe eine spannungsladung zu trennen benötigt min etwa 10 atome also min 1-2nm
Um dann denn tunneleffekt zu vermeiden nochmal mal 2 also 2-4nm
Somit wäre theoretisch möglich bis auf 4nm gatepitch zu kommen.
Was umgedeutete heißt das maximal 6nm die kleinste Struktur bedeutet.
zur Erinnerung aktuell ist die Fertigung bei realen 40nm (intel) Rest etwa 45nm
der Grund warum die Prozesse 14nm genant werden ist man ist von 2d auf 3d gewechselt womit effektiv die Fläche der chips vergrößert wurden indem man die 2d Fläche verkleinert.
darum auch die letzten 8 Jahre die gleiche Spannungen gibt von 1-1,5v
Würde man wirklich so klein werden müsste die Spannungen auf 0,3-0,6v sinken.
Was allerdings die Taktraten sinken lässt.
Es ist wirklich so das Taktrennen ist vorbei max 5ghz unter wakü sind aktuell nicht mehr drin
allein das man von 1ghz auf 5ghz in etwa 14 Jahren erreicht hat, ist enorm aber eben die grenze.
man kann nur noch in die Breite, und genau das macht intel seit 2012 nur nicht auf dem desktop.
jetzt wo intel nach Jahren endlich Paroli bekommt bewegt sich was am desktop. und wie man am Preis von amd ryzen sehen kann hat uns intel für blöd verkauft die letzten 6 Jahre
Alle neuen intel cpu sind quasi um gelabelte auf max OC xeon cpu
Core i ist am ende das sage ich seit etwa 3 Jahren. Vor 2020 wird es keine neue arch geben von Intel.
das ganze gepralle von kleineren Prozessen ist ablenken um denselben Brei.
hier geht es nur noch um gewinnmaximierung. technisch ist schicht im schacht.