Intel-CPUs: Exzessive Nutzung von Chiplets geplant, Start mit 7-nm-Fertigung

45
News Valentin Sattler Als bevorzugte Quelle auf Google hinzufügen
Intel-CPUs: Exzessive Nutzung von Chiplets geplant, Start mit 7-nm-Fertigung
Quelle: Intel

Auf dem Architecture Day hat Intel angekündigt, dass Chiplets in Zukunft eine große Rolle spielen sollen. Das Unternehmen erwartet für die Zukunft den Einsatz von zahlreichen Chiplets im selben Produkt. Bis zu den ersten entsprechenden Produkten dauert es aber noch ein paar Jahre.

Auf dem letzte Woche abgehaltenen Architecture Day hat Intel über zahlreiche Entwicklungen gesprochen, an denen das Unternehmen derzeit arbeitet. Themen waren beispielsweise die kommende CPU-Architektur Willow Cove, die Xe-Grafikkarten und die 10-nm-Superfin-Fertigung.

Frei kombinierbare Chiplets für kundenspezifische Lösungen

Ein weiteres Thema der Veranstaltung waren Chiplets, und die Website Anandtech hat mittlerweile die entsprechenden Präsentationsfolien veröffentlicht. Laut diesen und dem dazugehörigen Vortrag plant Intel, in Zukunft im großen Stil auf Chiplets zu setzen. Entsprechende Produkte sind aber erst für den Zeitraum nach 2024 geplant und sollen dann mit Intels 7-nm-Fertigung realisiert werden.
Während Intel derzeit noch auf monolithische Chips (Links) setzt, arbeitet AMD bereits mit ersten Chiplets (Mitte). In Zukunft will Intel eine Vielzahl von Chiplets auf einem Interposer unterbringen, und sie frei kombinieren können (Rechts). Quelle: Intel via Anandtech Während Intel derzeit noch auf monolithische Chips (Links) setzt, arbeitet AMD bereits mit ersten Chiplets (Mitte). In Zukunft will Intel eine Vielzahl von Chiplets auf einem Interposer unterbringen, und sie frei kombinieren können (Rechts). Im Gegensatz zu den aktuell von Intel eingesetzten, monolithischen Chips erwartet das Unternehmen in einigen Jahren eine Aufspaltung in Chiplets. Diese soll sogar noch weiter gehen als derzeit bei AMD. Es sollen nicht nur einzelne Schaltungsteile, wie beispielsweise die I/O-Schaltungen, ausgegliedert, sondern sogar Rechenschaltungen wie Prozessoren und Grafikkarten fein zerstückelt werden.

Durch diesen Schritt erwartet Intel, dass zahlreiche Chiplets frei auf einem Interposer zusammengesetzt werden können. So sollen dann kundenspezifische Lösungen hergestellt werden können. Für Spieler sind beispielsweise besonders viele Grafikchips denkbar, wohingegen in anderen Anwendungsbereichen etwa zusätzliche CPU-, I/O- oder AI-Chips wichtiger sind.
Durch das freie Kombinieren von Chiplets können die Produkte besser auf den Kunden zugeschnitten werden. Quelle: Intel via Anandtech Durch das freie Kombinieren von Chiplets können die Produkte besser auf den Kunden zugeschnitten werden.
Durch einen exzessiven Chiplet-Ansatz verspricht sich Intel zahlreiche Vorteile. Quelle: Intel via Anandtech Durch einen exzessiven Chiplet-Ansatz verspricht sich Intel zahlreiche Vorteile. Die von Intel gezeigte Lösung entspricht dem letzte Woche von Semiengineering veröffentlichten Zukunftsbild der Halbleiterbranche. Chiplets sollen demnach die Flexibilität steigern und die Entwicklungskosten senken. Konkrete Lösungsansätze für die dadurch aufkommenden Probleme hat Intel aber nicht präsentiert. Für die exzessive Nutzung von Chiplets braucht es beispielsweise einen extrem flexiblen, zuverlässigen und zudem stromsparenden Interconnect. Dieser muss die einzelnen Chips verbinden und dabei insbesondere die Latenzen niedrig halten, die bei einem Chiplet-Ansatz immer ein großes Problem darstellen.

Auch spannend: Intels Xe-Grafik: Raja Koduri zeigt den 4-Tile-Chip für "PetaFLOPs Scale Computing"

Ganz von vorne muss Intel glücklicherweise nicht anfangen, denn das Unternehmen arbeitet schon seit längerem an entsprechenden Projekten. Beispielsweise sprach das Unternehmen schon 2018 über die Chiplet-Entwicklung, und mit der EMIB-Technik hat das Unternehmen auch schon eine entsprechende Interconnect-Möglichkeit entwickelt. Trotzdem bleibt es spannend, wie Intel die starke Nutzung von Chiplets in Zukunft vorantreiben und zugleich auch AMD einholen möchte, die im Gegensatz zu Intel schon seit Jahren Chiplets in ihren Produkten einsetzen.

Quelle: Anandtech

Bildergalerie

45
    • Kommentare (45)

      Zur Diskussion im Forum
      • Von Olstyle Trockeneisprofi (m/w)
        ... und da wird es dann spannend ob EMIB ein Trumpf für Intel wird.
      • Von Olstyle Trockeneisprofi (m/w)
        ... und da wird es dann spannend ob EMIB ein Trumpf für Intel wird.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von chill_eule
        Scheint wohl doch etwas komplizierter als "zusammenkleben"

        Bei solchen Projekten muss man aber natürlich die Kosten/Nutzen-Rechnung laange im Voraus planen.
        Einfaches "zusammenkleben" wie bei Presler, Kentsfield, Yorkfield und Magny-Cours ist ziemlich günstig. Damals wurden einfach Multi-CPU-taugliche Chips genommen und zusammen auf eine Package gepackt, die Verbindung zwischen ihnen war das ohnehin schon für CPU-CPU-Kommunikation in Multi-Sockelsystemen entwickelte Format und die Umsetzung im Substrat des Kombi-Prozessors musste nicht höherwertiger ausfallen, als bisherige Single-Chip-Substrate, denn schließlich war dieser Link ja dafür konstruiert durch ein Substrat, einen Sockel, einen Mainboard-Abschnitt, einen zweiten Sockel ein zweites Substrat eine ausreichende Verbindung herzustellen. Die einzige Kunst bestand darin, die Chips und ihre Stromversorgung physisch auf dem Raum eines Packages unterzubringen. Aber Conroe/Penryn waren recht klein, Cedar Mill frisch geschrumpft und AMD hat für Magny Cours einfach den Sockel vergrößert. Das war also alles "einfach zusammenkleben" – aber insbesondere die Intel-CPUs wurden durch die langsame Kommunikation zwischen den Chips und die zu schmale, auf nur einen Chip ausgelegte Schnittstelle zum restlichen System, ausgebremst. Die nächst höhere Stufe sind dann spezielle modulare Desgins wie bei Zen, Zen2 und Clarkdale. Auch hier waren/sind die eigentlichen Datenleitungen bezahlbar, aber es mussten spezielle Hochgeschwindigkeits-Interconnects entwickelt werden, die auch einen gewissen Platz auf den Chips kosten und insbesondere bei AMD viel Strom verbrauchen sollen. Trotzdem sind auch diese Links immer noch deutlich langsamer als die Verbindungen in monolithischen Chips und eine messbare Bremse, sie können also nur zwischen vergleichsweise großen und unabhängig voneinander arbeitenden Einheiten sinnvoll eingesetzt werden. Ab der nächst höheren Stufe, die Verbindungen beinahe in On-Chip-Qualität ohne alzu großen Platz- oder Stromverbrauch ermöglicht, namentlich SI-Interposer oder -Bridges wird es dagegen schnell sehr teuer oder sehr aufwendig. Bislang wurde das fast ausschließlich für HBM-Speicher realisiert. Aber wenn man Chipletstrategien in Zukunft ausbauen will, wird man es viel häufiger brauchen.
      • Von Technologie_Texter BIOS-Overclocker(in)
        Ich hab auch nichts gegenteiliges behauptet.
      • Von chill_eule Kokü-Junkie (m/w)
        Jeder vernünftige Kaufmann hat die Gesamtkosten im Blick...

        Und gerade Unternehmen an der Börse, die auch ihren Aktionären Rede und Antwort stehen müssen, sollten zumindest darauf achten.
      • Von Technologie_Texter BIOS-Overclocker(in)
        Es ging doch nicht um Gesamtkosten.

        Wenn man die Gesamtkosten abschätzen will, dann müßte man zb. auch die kleinere GPU-Die die man dank SI-Interposer erhält in die Gesamtkosten berücksichtigen.
        Die schwächere nötige Kühlung müßte man auch berücksichtigen.

        Aber wie auch immer, die Zeiten der passiven SI-Interposer bei AMD sind in den nächsten 5 Jahren eh vorbei.
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 07/2026 play5 08/2026 N-Zone 07/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk