- DE
- English
- EN
Zen 6: Ryzen X mit 6,5 GHz sollen zu "100 Prozent" sicher sein
Der bekannte Insider Moore's Law Is Dead will aus Industriekreisen erfahren haben, dass AMDs kommende Ryzen-X-Prozessoren auf Basis der Zen-6-Architektur zu "100 Prozent" mit mehr als 6,5 GHz arbeiten werden.
Der YouTuber und Insider Moore's Law Is Dead hat ein neues Video zu AMDs kommenden Desktop-Prozessoren alias Ryzen X ("Olympic Ridge") auf der Basis von Zen 6 ("Morpheus") veröffentlicht und lässt darin nun mit ungewöhnlich konkreten und außergewöhnlich hohen Taktfrequenzen aufhorchen. Besitzer eines Mainboards mit dem Sockel AM5 dürfen die Eckdaten mit besonderem Interesse verfolgen, denn schließlich sollen die neuen Ryzen auf der bestehenden Plattform laufen.
AMDs nächste Ryzen-Generation soll 6,5 GHz überschreiten
Mit "mehr als 6,5 GHz" würden die schnellsten Zen-6-Prozessoren rund 800 MHz oberhalb eines Ryzen 9 9950X arbeiten, dessen Boost-Takt bei 5,7 GHz endet. Genau diese Marke nennt Moore's Law Is Dead in seinem aktuellen YouTube-Video und stufte diese Information nun als zu "100 Prozent" gesichert ein. Bereits Ende Oktober 2025 spekulierte der umstrittene Insider über AMD Ryzen X mit bis zu 7 GHz. Diese außergewöhnlich hohen Taktraten sollen jetzt "bestätigt" sein, so MLID.
Damit würde AMD auch den Intels Core i9-14900KS um mindestens 300 MHz hinter sich lassen, welcher mit 6,2 GHz unter Zuhilfenahme von Intel Thermal Velocity Boost bislang die höchste Taktfrequenz eines Desktop-Prozessors ab Werk markiert. Die kommenden Ryzen-Prozessoren sollen demnach weit darüber hinausgehen.
Möglich machen soll den Sprung die Fertigung in TSMCs 2-nm-Klasse ("N2P"). Die Redaktionen von Overclock3D und 3DCenter.org haben das "Gerücht" ebenfalls aufgegriffen und entsprechend eingeordnet. Auch wir schließen uns der vorläufigen Einschätzung an: Dermaßen hohe Taktfrequenzen sind erst einmal mit größter Vorsicht zu genießen, wenngleich 6 GHz+ durchaus realistisch sind.
Dass AMD die bis zu 5,7 GHz eines Ryzen 9 9950 und Ryzen 9 9950X3D schon alleine aufgrund der deutlich optimierten Fertigung wird knacken können, gilt gemeinhin als ziemlich sicher. Während ein Boosttakt von etwa 6,0 bis 6,2 GHz also durchaus als realistisch einzustufen ist, wären 6,5 GHz und mehr eine echte Hausnummer.
Was von Ryzen X mit Zen 6 zu erwarten ist
Ryzen X soll bis zu 12 Zen-6-Prozessorkerne sowie 48 MiByte klassischen L3-Cache pro CCD ("Core Complex Die") möglich machen, welche von 96 MiByte anstatt wie bisher 64 MiByte gestapelten 3D V-Cache ergänzt werden. Da Ryzen X bei den Prozessorkernen bis auf 24 Zen-6-Cores ausgebaut werden soll, kommen dementsprechend zwei CCDs mit doppeltem L3-Cache zum Einsatz.
| Ryzen 9000 Ryzen 9000X3D |
Ryzen X/10000 Ryzen X3D/10000X3D* |
|
|---|---|---|
| Codename | Granite Ridge Granite Ridge-X |
Olympic Ridge Olympic Ridge-X |
| Mikroarchitektur | Zen 5 (Nirvana) | Zen 6 (Morpheus) |
| Prozessorkerne pro CCD | 6 bis 8 | 6 bis 12 |
| Prozessorkerne insgesamt | 6 bis 16 | 6 bis 24 |
| L3-Cache pro CCD | 16 bis 32 MiByte | 24 bis 48 MiByte |
| L3-Cache insgesamt | 32 bis 64 MiByte** | 48 bis 96 MiByte** |
| 3D V-Cache | 64 MiByte (1 CCD) | 96 MiByte (1 CCD), 192 MiByte (2 CCD) |
| L3-Cache mit 3D V-Cache | 96 bis 128 MiByte*** | 144 MiByte (1 CCD), 288 MiByte (2 CCD)*** |
*) nicht offiziell bestätigt. **) ohne 3D V-Cache. ***) mit 3D V-Cache.
Das bedeutet, dass ein Ryzen X mit 12 Zen-6-Prozessorkernen insgesamt 144 MiByte L3-Cache auf einem CCD bietet, während ein Modell mit 24 Zen-6-Recheneinheiten hingegen auf zwei CCDs mit 288 MiByte L3-Cache an den Start geht. Neben dem zukünftig möglicherweise in zwei Lagen gestapelten 3D V-Cache soll auch der klassische L3-Cache mit Zen 6 von aktuell 32 auf 48 MiByte anwachsen.
- 6 Zen-6-Prozessorkerne auf einem CCD
- 8 Zen-6-Prozessorkerne auf einem CCD
- 10 Zen-6-Prozessorkerne auf einem CCD
- 12 Zen-6-Prozessorkerne auf einem CCD
- 16 Zen-6-Prozesoorkerne auf zwei CCDs (8+8)
- 20 Zen-6-Prozessorkerne auf zwei CCDs (10+10)
- 24 Zen-6-Prozessorkerne auf zwei CCDs (12+12)
Quelle: @9550pro
Das Ganze soll auch dank der 2-Nanometer-Fertigung ("TSMC N2") auf einer Chipfläche von nur 76 mm² realisiert werden, was weniger wäre, als zu Zeiten eines Zen-2-CCDs mit seinen zweimal vier Prozessorkernen. Viele Transistoren auf engstem Raum also. Der I/O-Chiplet ("I/O Die") wird voraussichtlich 3 nm ("TSMC N3P") gefertigt, da auch die Chipsätze nur ein Refresh darstellen sollen.
Bei der IPC ("Instructions per Cycle") steht derzeit ein Plus von etwa 10 Prozent gegenüber Zen 5 im Raum, was in Kombination mit den deutlich höheren Taktfrequenzen für die entsprechende Mehrleistung sorgen soll.
Fehler im B0-Stepping: Marktstart womöglich erst 2027
Ein kleinerer Fehler im bereits vorliegenden B0-Stepping könnte den Marktstart von Zen 6 in das erste Quartal 2027 verschieben. Laut MLID hat AMD im fertigen Silizium ein Problem entdeckt, welches die Leistung beeinträchtigen kann.
Der Hersteller hat nun drei Optionen: den Fehler hinnehmen, ihn per Microcode abmildern oder ein neues Stepping auflegen, was den Zeitplan nach hinten werfen würde. Angesichts der Konkurrenz durch Intel Nova Lake dürfte AMD die Entscheidung nicht leichtfallen.
Die Redaktion von 3DCenter.org hält einen Start im vierten Quartal 2026 zwar weiterhin für möglich, das erste Quartal 2027 inzwischen aber für das wahrscheinlichere Szenario.
Mitmachen und kommentieren
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich schon über Ihre Meinung in den Kommentaren zu dieser Meldung. Sollten Sie hingegen noch keinen Extreme-Account haben, laden wir Sie zu einer Registrierung im Forum ein. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln. Folgen Sie gerne PCGH bei 🔈 YouTube oder 💬 WhatsApp und erhalten Sie Neuigkeiten zu CPUs, Grafikkarten und Gaming direkt in Ihrem Feed.
Quelle: Moore's Law Is Dead via Overclock3D und 3DCenter.org

Villeicht würde dann 7 oder 8 GHz dann jeden 12 Kerner nass machen und auch einen 16 Kerner das fürchten lernen mit 5 GHz. Ich laste auch nur noch eine bestimmte Anzahl an kernen aus so wie bei Games auch. Mir geht es wie die Gamer. Aber Vorsicht mehr Takt bedeutet leider auch mehr abhängigkeiten vom RAM und so. Weil die ja auch gefüttert werden wollen. Wobei es bestimmt dennoch noch besser ist als bei einem 16 Kerner und mehr. Je mehr Kerne desto mehr Bandbreite brauchen sie um gefüttert zu werden. Von daher ist es ohnehin besser ab einer gewissen Anzahl an kernen ein Schluss strich zu machen. Nur wer wirklich die höhere Anzahl an kernen braucht ,dem ist Takt nicht mehr ganz so wichtig und die abhänigkeit vom RAM wird auch dann weniger .
Aber das ist ein anderes Thema.
Villeicht würde dann 7 oder 8 GHz dann jeden 12 Kerner nass machen und auch einen 16 Kerner das fürchten lernen mit 5 GHz. Ich laste auch nur noch eine bestimmte Anzahl an kernen aus so wie bei Games auch. Mir geht es wie die Gamer. Aber Vorsicht mehr Takt bedeutet leider auch mehr abhängigkeiten vom RAM und so. Weil die ja auch gefüttert werden wollen. Wobei es bestimmt dennoch noch besser ist als bei einem 16 Kerner und mehr. Je mehr Kerne desto mehr Bandbreite brauchen sie um gefüttert zu werden. Von daher ist es ohnehin besser ab einer gewissen Anzahl an kernen ein Schluss strich zu machen. Nur wer wirklich die höhere Anzahl an kernen braucht ,dem ist Takt nicht mehr ganz so wichtig und die abhänigkeit vom RAM wird auch dann weniger .
Aber das ist ein anderes Thema.
Der Ausweg ist bismut Halbleiter. Das neue was die chinesen haben ist das falten von chips.
ne Fertigung die es erlaubt chips zu stapeln ohne wärmestau.
Da man im kern die wärme ableitet nach außen. Das rennen für die besten chips ist nicht vorbei aber es wird immer teurer.
Mittlerweile müssen Staaten das finanzieren da unbegrenzt geld fließen kann. Privat ist das nicht umsetzbar.
TSMC hat schon angefangen gaa abzulehnen und sich komplett auf bspd fokussiert. mit cowop ist man dabei den cache aus dem chip zu exportieren. Jetzt kommt es auf die designs der chips an. Und wo man das meiste geld machen kann.
Darum ist diese Ai Krise auch so tragisch für uns Konsumenten
Mit n2 hätte es die ersten 5,0ghz gpu gegeben mit 9ghz cpu das war realistisch so machbar.
Das Sparprogram von tsmc zwang die designer auf n3 design zu setzen und die preise der wafer zu akzeptieren (25k$)
Und das nur wegen cowop. Geplant war gaa einfließen zu lassen und die chips zu stapeln daraus wurde nix.
intel hat noch den plan ob es funktioniert ist offen.
Derzeitige preise für nodes bei tsmc
n6 9000$
n4 12000$
n3 19000$
n2 25000$
a14 32000$ voraussichtlich
Das problem ist eher die Kapazität da vieles von Ai belagert wird. Das sind noch versprechen in Verträgen die bald platzen werden.
Das ist besonders in alten nodes die für ram Zellen gebraucht werden von Bedeutung diese werden derzeit in 7nm produziert
Diese blase wird historisch bedeutend werden. Im günstigsten fall wird es eine stagnation bis 2030 geben. Da man Staatlich eingreift.
Silizium ist am Ende, das nächste Halbleiter Verfahren wäre mit Galiumnitrid
Mit GaN gibts halt keine drölf mal x $ Margen wie es heute so ist wo sich Nvidia, AMD und Intel fest klammern.
Den nächsten Schritt wird Zhaoxin aus China machen mit einer x86 CPU auf Basis von GaN