Zen 6: AMDs Server-CPUs in 2 nm sollen episch werden

News 11.05.2025 um 02:30 Uhr Sven Bauduin Als bevorzugte Quelle auf Google hinzufügen

Quelle: Sven Bauduin

AMDs kommenden Server-CPUs aus der Serie Epyc 9006 ("Venice") werden auf der Zen-6-Architektur ("Morpheus") und dem hochverdichteten Ableger Zen 6c ("Monarch") basieren. Bis zu 256 Prozessorkerne und 16 Speicherkanäle sollen geboten werden.

AMDs kommenden Server-CPUs aus der Serie Epyc 9006 ("Venice"), welche vor etwa einem Monat offiziell ihren Tape-Out gefeiert haben, werden bekanntlich auf der neuen Zen-6-Mikroarchitektur ("Morpheus") und dem nochmals deutlich höher verdichteten Ableger Zen 6c ("Monarch") basieren. Bis zu 256 Prozessorkerne mit 512 Threads sowie bis zu 4 TB DDR5-6400 mit 16 Speicherkanälen sollen geboten werden.

Die kommenden Server-CPUs, deren Prozessorkerne und CCDs ("Core Complex Dies") in 2 Nanometern ("TSMC N2") vom Band laufen werden, basieren wie zu erwarten war auf bis zu 8 CCDs mit jeweils 12 Zen-6-Prozessorkernen ("Venice Classic") oder aber bis zu 8 CCDs mit 32 Zen-6c-Prozessorkernen ("Venice Dense"). Daraus würden dementsprechend bis zu 256 Prozessorkerne mit 512 Threads resultieren.

Quelle: HXL (@9550pro) Die von HXL (@9550pro) veröffentlichten Informationen stammen von der chinesischen Plattform Baidu und wurden inzwischen wieder entfernt. Genannt werden zudem 128 MiByte L3-Cache pro CCD, was in einem bis zu 1.024 MiByte großen L3-Cache resultieren würde. Einmal mehr bestätigt worden ist das Speicherinterface, welches DDR5-6400 mit 16 Channels unterstützt.

Auch beim Unterbau sind Veränderungen zu erwarten und so sollen die Sockel SP7 und SP8 mit PCIe 6.0 die aktuellen Sockel SP5 ("LGA-6096") und SP6 ("LGA-4844") mit PCIe 5.0 ablösen. Die Website VideoCardz hat sämtliche Informationen einmal zusammengefasst und entsprechend übersichtlich tabellarisch aufbereitet.

Quelle: VideoCardz Während das CCD für Epyc 9006 ("Venice") bis zu 32 Zen-6c-Prozessoren bieten soll und in TSMC N2 gefertigt wird, soll das Core Complex Die für Ryzen X/10000 alias Medusa Ridge oder Olympic Ridge bis zu 12 Zen-6-Prozessorkerne bieten und entsprechend in 3 nm bei TSMC gefertigt werden, so die Gerüchteküche.

	Ryzen 9000/Ryzen 9000X3D	Ryzen X/Ryzen X3D*
Codename	Granite Ridge/Granite Ridge-X	Medusa Ridge/Medua Ridge-X --- oder --- Olympic Ridge/Olympic Ridge-X
Mikroarchitektur	Zen 5 (Nirvana)	Zen 6 (Morpheus) Zen 5 LP (Prometheus)
Prozessorkerne pro CCD	6 bis 8	6 bis 12
Prozessorkerne insgesamt	6 bis 16	6 bis 24 (+ 2× Zen 5 LP)
L3-Cache pro CCD	16 bis 32 MiByte	24 bis 48 MiByte
L3-Cache insgesamt	32 bis 64 MiByte**	48 bis 96 MiByte**
L3-Cache mit 3D V-Cache	96 bis 128 MiByte***	112 bis 160 MiByte***

*) nicht offiziell bestätigt. **) ohne 3D V-Cache. ***) mit 64 MiByte 3D V-Cache.

Während die neuen Epyc-Prozessoren bereits ihren Tape-Out gefeiert haben und die Zen-6-Architektur und Zen 6c wohl noch in diesem Jahr einführen werden, sind neue Consumer-CPUs auf Basis von Zen 6 erst im kommenden Jahr zu erwarten.

Ihre Meinung ist gefragt!

Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.

Quelle: Baidu via HXL via VideoCardz