Gestapelte Chips: Linsen-Marker für eine deutlich feinere Ausrichtung
Um das Stapeln von Halbleitern zu verbessern, könnten Linsen die bisher genutzten optischen Ausrichtungsmarkierungen in Zukunft ablösen. Dadurch soll eine deutlich feinere Ausrichtung möglich sein.
Die Fortschritte in der traditionellen Halbleiterfertigung werden immer kleiner und kostspieliger. Die großen Foundries suchen deshalb längst auch abseits davon nach Optimierungsmöglichkeiten, etwa in Form einer verbesserten Verschaltung im Chip oder - besonders populär - dem Verbinden mehrerer Chips. Diese können übereinander als 3D-Package oder nebeneinander auf einem Interposer untergebracht werden. Dieser Chiplet-Ansatz ermöglicht den Einsatz kleinerer Einzel-Chips und erhöht damit die Ausbeute und die Flexibilität: Einzelne Chips können ohne weitere Anpassung in vielen verschiedenen Produkten zum Einsatz kommen.
Linse statt Markierung
Die Kombination der einzelnen Chips zu einem fertigen Package ist aber alles andere als leicht. Eins der Probleme ist die exakte Ausrichtung: Die Chiplets müssen an der exakt richtigen Position auf dem Interposer beziehungsweise dem Chip darunter sitzen. Bislang erfolgt das durch einen automatisierten, optischen Abgleich mit dem Mikroskop: Auf allen Bauteilen befinden sich Marker, die passend zueinander ausgerichtet werden müssen. Durch die Limitierungen der Optik können so aber nur Verschiebungen ab circa 200 nm erkannt werden. Zudem lassen sich nicht beide Markierungen gleichzeitig scharf stellen. Dadurch wird die Kontrolle der Ausrichtung erschwert.
Um diese beiden Probleme zu beheben, hat die University of Massachusetts Amherst einen neuen Ansatz entwickelt: Statt einfacher Markierungen werden in allen Chips Linsen verbaut. Anschließend wird die Region mit einem Laser beleuchtet und das durch die Linsen erzeugte Muster untersucht. Je nachdem, wie dieses ausgeprägt ist, lässt sich der Grad der Verschiebung oder eine Lücke zwischen den Chips erkennen und justieren. Angeblich konnten die Forscher so eine Genauigkeit von 0,017 nm in horizontaler Richtung und 0,134 nm in der Höhe erkennen. Die Technik wäre damit weit genauer als der bisherige Ansatz.
Parallel dazu soll sie offenbar zumindest so günstig sein, dass die Kosten die Vorteile aufwiegen - gestapelte Chips könnten dadurch also günstiger werden. Zudem sehen die Forscher noch ein weiteres, mögliches Anwendungsgebiet - und zwar in Sensoren. Beispielsweise Beschleunigungs- und Druck-Sensoren messen die Verschiebung zwischen einzelnen Elementen anhand der dadurch veränderten elektrischen Kapazität. Die optische Messung mithilfe der Hologramme könnte hier womöglich zumindest in manchen Anwendungsgebieten eine noch höhere Auflösung ermöglichen.
Auch spannend: Neue Farbe: Wissenschaftler tricksen Farbwahrnehmung mit Laserstrahlen aus
Wie bei Wissenschaftspublikationen üblich, dürfte bis dahin aber noch viel Arbeit notwendig sein. Falls der Ansatz tatsächlich so gut funktioniert, wie er von der University of Massachusetts Amherst beschrieben wird, dürften die großen Foundries aber wohl durchaus ein Auge auf die Technik werfen. Denn aktuell kämpfen die Unternehmen im Packaging-Segment um die beste Technik - und investieren dafür gewaltige Summen.
Wie könnte sich die Chiplet-Technik in naher und ferner Zukunft weiterentwickeln? Nutzen Sie die Kommentarfunktion und teilen Sie uns Ihre Meinung mit. Zum Kommentieren müssten Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie noch keinen Account haben, könnten Sie über eine Registrierung nachdenken, die viele Vorteile mit sich bringt. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln.
Die verwendeten Linsen haben übrigens 1 mm Durchmesser. Selbst ohne Keep-Out-Area drum herum wäre das arg groß, wenn man die Fläche gar nicht mehr nutzen kann. Das IGP-Tile von Arrow Lake wird beispielsweise auf weniger als 23 mm² geschätzt und für eine exakte Platzierung auch in Rotationsrichtung braucht es mindestens zwei derartige Markierungen, besser drei um Fehler zuordnen zu können. Das wären 10 Prozent der Gesamtfläche und erklärtes Ziel/Grund für die Forderung nach immer feinerer Platzierung sind weiter schrumpfende Tiles in Zukunft.
Davon abgesehen bin ich mir unsicher, ob ein "reservierter Bereich" groß etwas ändern würde. Man könnte in diesem zwar mit vertretbarem Aufwand die Metal Layer weglassen, da diese mit maximal einer Ausnahme sowieso geätzt werden müssen. Aber die pSi-Schichten kommen trotzdem drauf. Ist so eine Struktur optisch durchsichtig?
"Consider two planar, optically transparent workpieces" scheint mir jedenfalls eine massive Einschränkung für die Nutzung im Elektronikbereich zu sein, denn ein paar Dutzend Silizium- und Metallschichten übereinander, also ein fertiger Chip, sind nicht durchsichtig. Also wirklich eher was für Sensoren, um bestehende mechanische Lösungen günstiger zu machen.