Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake

117
News Moritz Treutwein Als bevorzugte Quelle auf Google hinzufügen
Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake
Quelle: PC Games Hardware

Bei Kaby Lake handelt es sich um den Skylake-Refresh, der neuen Informationen zufolge größtenteils erst 2017 auf den Markt kommen wird. Das wiederum könnte sich auch auf die 10-nm-CPUs Cannonlake auswirken, die ursprünglich noch 2016 erscheinen sollten, derzeit aber frühestens für das zweite Halbjahr 2017 erwartet werden. Auf Cannonlake basierende Desktop-Versionen werden sich mutmaßlich bis 2018 verspäten.

Mitte Juni berichteten wir von Gerüchten, dass Intel zwischen Skylake und Cannonlake noch ein Skylake-Refresh veröffentlichen wird. Dies bestätigte sich weniger als einen Monat später. Im Rahmen des Earning Calls für das zweite Quartal des Geschäftsjahrs 2015 gab Intel das bekannt. So kündigte Intel unter anderem an, dass die ersten CPUs, die im 10-Nanometer-Verfahren gefertigt werden (Codename: Cannonlake), nicht mehr 2016 erscheinen werden. Dafür aber werde man in der Zwischenzeit mit Kaby Lake einen Skylake-Refresh veröffentlichen, welcher zwar "Key Performance Enhancements" bieten soll, aber doch auf Skylake basiert. Ein ähnliches Verfahren kennen wir von Intel bereits von Haswell und Broadwell (Stichwort: Devil's Canyon).

Nun stellt sich aber heraus, dass es offenbar auch mit diesem Zeitplan Probleme gibt. Intel wird Kaby Lake zunächst in Kaby Lake U, Kaby Lake Y und Kaby Lake S unterteilen. Bei der U- und Y-Serie handelt es sich um die Mobile-CPUs, Kaby Lake S ist die Desktop-Serie. Den neuen Berichten zufolge werden ausschließlich vereinzelte Modelle der Serien Kaby Lake U und Kaby Lake S noch 2016 erscheinen. Keine CPU mit der angekündigten Unterstützung des HDCP-2.2-Standards zählt zu diesen - diese Prozessoren werden wohl alle erst 2017 auf den Markt kommen. Der geleakte, neue Zeitplan von Intel mit Kaby Lake reicht jedoch sogar bis Mai 2017, was wiederum Auswirkungen auf Cannonlake haben dürfte.

Bislang wurde für die 10-nm-CPUs wie oben beschrieben das zweite Halbjahr 2017 angepeilt - mit den Verzögerungen bei Kaby Lake könnte sich das nun erneut verzögern. Gut möglich, dass Intel sich hier wieder für unterschiedliche Serien entscheidet und zumindest vereinzelte Mobile-Modelle noch 2017 auf den Markt bringen wird. Ob die Desktop-Modelle aber noch 2017 erscheinen, ist höchst fragwürdig und neue Verzögerungen scheinen nicht unwahrscheinlich. Intel hat diese Gerüchte bislang nicht offiziell bestätigt, die Quelle ist jedoch erneut Benchlife, deren Berichte sich in der Vergangenheit stets als zutreffend bestätigt haben.

Quelle: Benchlife

117
    • Kommentare (117)

      Zur Diskussion im Forum
      • Von wolflux Lötkolbengott/-göttin
        AW: Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake

        Habe ich gerade gefunden, Link von PCGH natürlich
        Wie ich " jetzt " finde ein unbedingtes Muß an Wissen und extrem interessant.

        PCIe - PCI Express (1.1 / 2.0 / 3.0 / 4.0)

        PCGH erklärt PCI-Express: Lanes, Routing, Sharing, Switches

        Interessant ist das noch Xeons mit über 40 PCI-E Lanes kommen.

        Intel Broadwell-E Specifications Leaked - Core i7-6950X Flagship Processor To Rock 10 Cores and 20 Threads, Core i7-6900K, Core i7-6850K and Core i7-6800K Detailed

        @Thresbold
        Habe gelesen, das Intel bekannt gegeben hat den Tick- Tock-Zyklus nur noch alle 2.5 Jahre zu erhalten.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        AW: Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake

        Zitat von Threshold
        Und dann rechne mal hoch.
        USB 3.1 braucht auch 4 Lanes.
        Willst du also 4x M.2 mit voller Anbindung und 4x USB 3.1 mit voller Anbindung und dazu noch USB 3 und Lan und Sata und sowas, brauchst du gefühlt 64 Lanes nur im Chipsatz, dazu noch mal 64 Lanes in der CPU, damit der Rest nicht shared ist.
        Wer soll das bezahlen?
        USB 3.1 Gen2 mit 10 GBit/s wird auf Skylake-Mainboards derzeit meist über zwei PCI-E-3.0-Lanes angebunden. Je nach Overhead sollte auch eine einzelne Lane für die maximale Bandbreite ausreichen, bei den aktuell verfügbaren Endgeräten sowieso. Obwohl die typischerweise verbauten AS-Media-Controller auch wahlweise für PCI-E 2.0 ×2 oder 3.0 ×1 spezifiziert sind, sind ×1-Anbindungen aber bislang selten. (Was meiner Meinung nach Schade ist, die Lanes könnte man andernorts besser gebrauchen.)
        4 3.0-Lanes braucht man extern derzeit nur für Thunderbolt 3. Alpine Ridge arbeitet zwar auch mit nur zwei Lanes und wäre damit schnell genug für Single-Link-Thunderbolt 3 oder Thunderbolt 2, aber Intel verweigert wohl die Thunderbolt-Zertifizierung bei reduzierter Anbindung.

        Darf man eigentlich fragen, wofür vier voll angebundene M.2-Slots benötigt werden? Bislang würde ich selbst einen zweiten Port nur als Option für zukünftige Aufrüstung betrachten, um die alte SSD weiterhin nutzen zu können.

        Zitat von wolflux
        Ich nicht, ist aber auch schon ein Extrem.
        Das wird schon irgendwie, irgendwann passen.
        Ich überlege gerade warum die Lanes in der CPU sind aber da muss ich erstmal überhaupt nachlesen, für so nichtsahnende wie mich.
        Datentransfers zwischen GPU und Arbeitsspeicher können dank DMA ohne Beteiligung der CPU durchgeführt werden. Bei Sockel-1366- und älteren AMD-Systemen belastet dieser Datentransfer die Verbindung zwischen CPU und Chipsatz unnötigerweise zusätzlich.
      • Von gorgeous188 Software-Overclocker(in)
        AW: Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake

        Zitat von wolflux
        Ich überlege gerade warum die Lanes in der CPU sind aber da muss ich erstmal überhaupt nachlesen, für so nichtsahnende wie mich.
        Sockel 775 war noch "klassisch". In der Northbridge kommen alle Datenleitungen von CPU, RAM, PCIe Steckplätze und Southbrige (SATA etc) zusammen. Daran erkennt man schon, dass alles, was die CPU berechnet, erstmal über die Northbridge laufen muss. Deswegen wurde das mit Sockel 1156 mal eben in die CPU integriert. Der Speichercontroller sitzt in der CPU, die Lanes zur Grafikkarte werden ebenfalls dort bereitgestellt, und nur noch die Southbridge ist übrig geblieben.
        Wenn man es ganz genau nimmt, wurde die Southbridge damit massiv "befördert". War vorher die Nothbridge ein P45 und die Southbridge nur ein nebenbei erwähnter ICH10, ist nun die Southbridge ein P55.
      • Von wolflux Lötkolbengott/-göttin
        AW: Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake

        Ich nicht, ist aber auch schon ein Extrem.
        Das wird schon irgendwie, irgendwann passen.
        Ich überlege gerade warum die Lanes in der CPU sind aber da muss ich erstmal überhaupt nachlesen, für so nichtsahnende wie mich.
        Schon klar das es mit Berechnung, Anbindung und Geschwindigkeit zu tun hat aber dann hoffe ich, dass Intel, AMD in den nöchsten 5 Jahren neure Entwicklungen zeigen werden.
        Das ist selbst füe Enthusiasten wie mich saulangweilig geworden. Ehrlich gesagt war das immer mein Stiefkindthema da sich bei diesen Themen zu wenig neues tut.
        Wobei ich aber jetzt noch sagen muß, dass ich bisher mit der Chipsatz+Leistung immer zufrieden war u eher im Grakabereich diese künstliche Ausbremsung gestört hat aber das ist ein anderes Thema.Ich stelle allerdings nicht so hohe Ansprüche daran und das weiß Intel wahrscheinlich auch von den meisten Anwendern und es ist auch eine Sache der Nachfrage.. Aber das Thema interressiert mich immer mehr, da OC auch wie bei Haswell-E nicht ohne Hintergrundwissen funktioniert..
      • Von Threshold Großmeister(in) des Flüssigheliums
        AW: Intel Kaby Lake: Skylake-Refresh offenbar erst 2017 - weitere Verzögerung für Cannonlake

        Und dann rechne mal hoch.
        USB 3.1 braucht auch 4 Lanes.
        Willst du also 4x M.2 mit voller Anbindung und 4x USB 3.1 mit voller Anbindung und dazu noch USB 3 und Lan und Sata und sowas, brauchst du gefühlt 64 Lanes nur im Chipsatz, dazu noch mal 64 Lanes in der CPU, damit der Rest nicht shared ist.
        Wer soll das bezahlen?
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 07/2026 PC Games 06/2026 play5 07/2026 N-Zone 06/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk