Partnerschaft zwischen AMD und SK Hynix zur Entwicklung von 3D-DRAM (HBM) verkündet
Auf der jüngst abgehaltenen Messe RTI 3D ASIP haben Chiphersteller AMD sowie Speicherspezialist SK Hynix ihre Kooperation im Hinblick zur Entwicklung und Herstellung von gestapeltem High-Bandwith Memory (HBM) bekannt gegeben, der kurz vor der Spezifizierung durch JEDEC sei.
AMD scheint aktuell vor allem im Bezug auf seine Kombiprozessoren (APUs) mit dem Rücken zur Wand zu stehen, da die Möglichkeiten der integrierten Grafikeinheit wegen der vergleichsweise langsamen DDR3-Bandbreite stark limitiert sind. Schnellerer GDDR5 hingegen ist um ein Vielfaches teurer und auch DDR4 wird zu Beginn aller Voraussicht nach deutlich teurer als DDR3 sein, wodurch das Einsatzziel der APUs, nämlich kostengünstige Gaming-Systeme, untergraben wird. Abhilfe versprechen dreidimensionale, also gestapelte DRAM-Chips, die erhebliche Performance-Vorteile gegenüber den bisherigen Speichertechnologien mitbringen sollen.
Dieser Speicher wird gemeinhin auch als High-Bandwith Memory (HBM) bezeichnet und soll kurz vor der Spezifizierung durch die JEDEC stehen. Dies hat AMD zum Anlass genommen, eine Partnerschaft mit SK Hynix einzugehen, um den Standard gemeinsam voranzutreiben. Dabei soll neben HBM noch eine zweite Variante als Hauptspeicher konzipiert werden, welcher nicht ganz so schnell, dafür aber noch sparsamer arbeitet und kostengünstiger hergestellt werden kann. Weiter heißt es, dass SK Hynix bereits Muster anfertige und AMD bereit sei, mit seinen Abnehmern zu arbeiten.
Quelle: Electroiq
Allerdings denke ich es würde schon etwas bringen, sofern alle Möglichkeiten noch total in der Entwicklung stecken.
Den Speicher näher an die CPU/APU zu bringen, macht da einfach Sinn. Die L3 Idee ist nur ne Behelfslösung. Der Weg mit HBM usw ist da schon der Richtige. Man muss nur so langsam wirklich das Zeug auch bringen...
Gearbeitet wird daran ja schon lange.
Es würde aber Produktpolitisch eher in eine Sackgasse laufen, bis etwas neue kommt, ich denke deswegen hat AMD auch die GDDR5 Pläne wieder verworfen, einfach zu teuer das ganze.
Das die Größe der Knackpunkt ist und das man mit L3/Cache on Die muss ist mir auch klar.
Allerdings denke ich es würde schon etwas bringen, sofern alle Möglichkeiten noch total in der Entwicklung stecken.
Das man es kann zeigt man doch bei der Xbox One.
Die Frage ist halt wieviel es bringt aber ich denke L3 Cache würde niemanden schaden und wohl auch etwas Geschwindigkeit bringen.
Das ist halt die Frage. Wenn du nen Cache verbauen willst, dann wird das Ding direkt mit auf dem selben DIE sitzen. Das ist dann aber praktisch gezwungenermaßen SRAM, weil eDRAM willste nicht machen, wenns nicht unbedingt sein muss. Das macht eigentlich nur IBM soweit ich weiß.
Damit bist du dann halt auch ziemlich bzgl Größe limitiert. Und genau die ist der Knackpunkt. Die Datensets sind relativ groß. Da bringen nur paar MB nicht soo viel.
Mit dem HBM usw usw verfolgt man ja mehr oder weniger das Ziel den gesamten, oder zumindest einen sehr relevanten Anteil des RAMs direkter an zu binden. Das macht es vor allem für die Softwareentwickler einfacher, weil Sie mal wieder nichts zu beachten haben.
Das man es kann zeigt man doch bei der Xbox One.
Die Frage ist halt wieviel es bringt aber ich denke L3 Cache würde niemanden schaden und wohl auch etwas Geschwindigkeit bringen.
So bekommt man eben keine Performance zu Stande AMD.