Hybrid Memory Cube: IBM bald mit Massenproduktion des potenziellen DDR-RAM-Nachfolgers
Erstmals auf Intels hauseigener Messe IDF 2011 vorgestellt, soll der unter anderem von Speicherspezialist Micron entwickelte Hybrid Memory Cube (HMC) nun bald bei IBM in Massenproduktion gehen. Die neue Technologie mit ihren gestapelten Speicherchips gilt als potenzielle Ablöse der DDR-RAM-Standards.
Wie der Technologiekonzern IBM per Pressemitteilung verlautet, wird in naher Zukunft der unter anderem von Micron entworfene Hybrid Memory Cube (HMC) in der eigenen Halbleiterfabrik in East Fishkill (US-Bundesstaat New York) unter Einsatz der High-k+Metal-Gate-Prozesstechnologie hergestellt. Die Fertigung erfolgt in 32 Nanometer Strukturbreite. Wann jedoch größere Stückzahlen verfügbar sind und eine genaue Markteinführung geplant ist, bleibt derzeit unbekannt.
Der HMC besteht aus mehreren DRAM-Dies, die übereinander gestapelt mit so genannten TSV-Verbindungen (Through-Silicon-Vias) auf einem Controller-Chip aufliegen. Bei diesen TSV-Verbindungen handelt es sich um vertikale Leiterbahnen, die einen Stapel verschiedener Chips miteinander verbinden. Die neue Technik soll vor allem mehr Bandbreite sowie geringeren Energiebedarf mit sich bringen. Zum Vergleich: Ein auf der IDF vorgestelltes Testsystem mit Hybrid Memory Cube lieferte eine Datentransferrate von 121 Gbyte/s. DDR3-1333 braucht sechs Kanäle, um etwas mehr als Hälfte dessen zu erreichen.
Weitere Informationen zur TSV-Technologie wird IBM am 5. Dezember auf dem IEEE Electron Devices Meeting in Washington, D. C veröffentlichen.
Quelle: ibm.com
Reklame: Verpassen Sie nicht den stets aktuellen PCGH-Schnäppchenführer mit Tiefpreis-Tipps für DVD, Blu-ray und Spiele.
...
Ich seh der Sache bzgl. den nächsten Jahren mehr als positiv entgegen.
dem möchte ich mich anschließen
Damit hat man halt endlich die Mittel an der Hand, um echte Monster APUs zu bauen, die du dann auch gleich als Multi-Sockel-Systeme auslegen kannst. Ne normale CPU brauchts dann nicht mehr wirklich, wenn du in die Vollen gehst. Gerade der Wegfall vom Datantransfer auf die dezidierte GPU ist halt schon ein gewaltiger Vorteil.
Ich seh der Sache bzgl. den nächsten Jahren mehr als positiv entgegen.
Der eDRAM müsste nicht unbedingt ein transparenter Cache sein, er könnte auch durchaus direkt adressierbar sein, das OS müsste natürlich damit arbeiten können, bei einer so goßen Menge ist das wahrscheinlich sinnvoller
Aber wie gesagt: die hier vorgestellte Technik ist wohl kaum vordergründig für PCs gedacht
Vorerst würde ich höchstens mit Caches und VRAM rechnen. Aber selbst die könnten die Ausnahme bleiben, denn iirc wurde schon vor Jahren die nötige Technik entwickelt, um DRAM auf einem Chip mit anderen Schaltungen unterzubringen und bislang hat es trotzdem niemand für L3 oder L4 Caches genutzt.