Schon einmal einen Chipdefekt gesehen? 3D-Elektronenmikroskopie blickt in GAA-Transistoren

6
News Andreas Link Als bevorzugte Quelle auf Google hinzufügen
Schon einmal einen Chipdefekt gesehen? 3D-Elektronenmikroskopie blickt in GAA-Transistoren
Quelle: Samsung

Mit Elektronen-Ptychografie machen Cornell-Forscher atomare Rauigkeiten in Gate-All-Around-Transistoren sichtbar. Die "Mouse Bites" entstehen an Grenzflächen und können die Chip-Performance sabotieren.

Cornell-Forscher berichten über eine hochauflösende 3D-Bildgebung, mit der sich Defekte in modernen Chips erstmals direkt bis hinunter zur atomaren Ebene lokalisieren lassen. Die Arbeit entstand laut Cornell in Zusammenarbeit mit TSMC sowie ASM und wurde am 23. Februar 2026 in Nature Communications veröffentlicht.

Elektronen-Ptychografie: Aus 4D-Messdaten wird ein 3D-Blick in den Transistor

Im Zentrum steht "Electron Ptychography" als rechnergestützte Mikroskopie: Ein Elektronenmikroskop erfasst mit einem Pixel-Array-Detektor (EMPAD) an vielen Rasterpunkten detaillierte Streu-/Beugungsmuster der Elektronen nach dem Durchgang durch den Baustein. Aus den Veränderungen von Punkt zu Punkt rekonstruiert das Team ein besonders klares Bild der inneren Struktur - auch dort, wo sie in einem Transistor "vergraben" liegt. Im Paper wird beschrieben, dass multislice Elektronen-Ptychografie Sub-Ångström-Auflösung in der Ebene und nanometergenaue Tiefeninformation kombiniert und damit 3D-Metrologie an Strukturen im Nanometerbereich ermöglicht.

Dieses Bild zeigt die Silizium-, Siliziumdioxid- und Hafniumoxidschichten im Inneren eines Transistorkanals.<br> Quelle: David Nutt, Cornell Chronicle Dieses Bild zeigt die Silizium-, Siliziumdioxid- und Hafniumoxidschichten im Inneren eines Transistorkanals.

"Mouse Bites": Atomare Rauigkeit an Grenzflächen von Gate-All-Around-Transistoren

Untersucht wurden Prototypen von Gate-All-Around-(GAA)-Transistoren, bei denen das Gate-Oxid den Kanal dreidimensional umschließt. Nach der 3D-Rekonstruktion konnte das Team die Grenzflächen-Rauigkeit im Kanal quantifizieren - unregelmäßige "Ausbuchtungen" bezeichnete Karapetyan als "Mouse Bites". Cornell schreibt, die Rauigkeit gehe auf Defekte zurück, die während eines optimierten Wachstumsprozesses entstehen; die Teststrukturen kamen von Imec. Im Abstract von Nature Communications heißt es außerdem, dass Silizium im 5-nm-dicken Kanal von den Interfaces weg "relaxiert" und nur rund 60 Prozent der Atome eine bulk-ähnliche Struktur behalten.

Für die Praxis zielt die Methode vor allem auf Debugging und Fehlersuche in der Chipentwicklung: Fertigungsprozesse bestehen aus sehr vielen Ätz-, Abscheide- und Temperaturschritten - und die neue 3D-Charakterisierung soll helfen, strukturelle Veränderungen nach einzelnen Schritten sichtbar zu machen. Als potenzielle Einsatzfelder nennt Cornell nahezu jede Elektronik mit modernen Chips, inklusive Rechenzentren und künftiger Technologien mit besonders hohen Anforderungen an die Strukturkontrolle. Ergänzend stellt das Paper Datensätze sowie Auswertungsskripte über ein öffentliches Zenodo-Repository bereit.

Quelle: Nature, Cornell Chronicle

6

    • Kommentare (6)

      Zur Diskussion im Forum
      • Von troppa Software-Overclocker(in)
        Zitat von PCGH_Torsten
        Dieses Werkzeug wird nicht zur Schadensanalyse, sondern zur Fertigungsentwicklung genutzt werden.
        Vorerst ja, denke das Verfahren wird sich mit der Zeit allgemein und nicht nur in der Chipindustrie durchsetzen. Bei den Investitionskosten für so eine Gerätschaft ist es dann auch egal ob man ein "normales" STEM oder direkt das 4D STEM kauft.

        Zitat von JaniZz
        Puh der Text ist schwere Kost, das müsste man mal verständlicher gestalten.
        Ist ja auch ein kompliziertes Thema. Ich hab leider auch nur ein gesundes Halbwissen was REM, TEM usw. angeht.

        So weit ich es verstanden habe, sind die große Vorteile zum normalen STEM neben der besseren Auflösung (~0,5 vs ~0,8 Angström) bei höherer Probendicke (~40nm vs. <10nm), die "zerstörungsfreie" 3D Fähigkeit, wenn man bei einer Scheibe von ~38nm Dick davon sprechen kann. Problem ist momentan der Rechenaufwand. Eine Nvidia A100 braucht wohl etwa einen Tag für die nötigen Berechnung der etwa 65 virtuellen Scheiben, aus dem sich die Aufnahme zusammensetzt.

        Zitat von PCGH_Torsten
        Seine räumliche Ausdehnung musste man sich dazu denken oder durch Schnitte durch zahlreiche Samples approximieren – beides Verfahren, die Einzelfehler und deren Häufungen oder Regelmäßigkeiten nicht abbilden.
        Genau, die einzige zerstörungsfreie Möglichkeit, um bisher ein 3D Bild zu bekommen ist, ist meines Wissens nach, indem man den Winkel des Elektronenstrahls ändert und die Bilder übereinander legt. Allerdings ist das Bild dann weniger scharf, da die dazu nötige starken Elektronenstrahlen, die sehr dünne Probe minimal verändern und besonders tief kann man auch nicht reinsehen (nur wenige Angström).
        Zitieren
      • Von troppa Software-Overclocker(in)
        Zitat von PCGH_Torsten
        Dieses Werkzeug wird nicht zur Schadensanalyse, sondern zur Fertigungsentwicklung genutzt werden.
        Vorerst ja, denke das Verfahren wird sich mit der Zeit allgemein und nicht nur in der Chipindustrie durchsetzen. Bei den Investitionskosten für so eine Gerätschaft ist es dann auch egal ob man ein "normales" STEM oder direkt das 4D STEM kauft.

        Zitat von JaniZz
        Puh der Text ist schwere Kost, das müsste man mal verständlicher gestalten.
        Ist ja auch ein kompliziertes Thema. Ich hab leider auch nur ein gesundes Halbwissen was REM, TEM usw. angeht.

        So weit ich es verstanden habe, sind die große Vorteile zum normalen STEM neben der besseren Auflösung (~0,5 vs ~0,8 Angström) bei höherer Probendicke (~40nm vs. <10nm), die "zerstörungsfreie" 3D Fähigkeit, wenn man bei einer Scheibe von ~38nm Dick davon sprechen kann. Problem ist momentan der Rechenaufwand. Eine Nvidia A100 braucht wohl etwa einen Tag für die nötigen Berechnung der etwa 65 virtuellen Scheiben, aus dem sich die Aufnahme zusammensetzt.

        Zitat von PCGH_Torsten
        Seine räumliche Ausdehnung musste man sich dazu denken oder durch Schnitte durch zahlreiche Samples approximieren – beides Verfahren, die Einzelfehler und deren Häufungen oder Regelmäßigkeiten nicht abbilden.
        Genau, die einzige zerstörungsfreie Möglichkeit, um bisher ein 3D Bild zu bekommen ist, ist meines Wissens nach, indem man den Winkel des Elektronenstrahls ändert und die Bilder übereinander legt. Allerdings ist das Bild dann weniger scharf, da die dazu nötige starken Elektronenstrahlen, die sehr dünne Probe minimal verändern und besonders tief kann man auch nicht reinsehen (nur wenige Angström).
        Zitieren
      • Von JaniZz Software-Overclocker(in)
        Puh der Text ist schwere Kost, das müsste man mal verständlicher gestalten.

        Aber interessant, was sich daraus evtl. für Möglichkeiten ergeben, wie Thorsten schrieb.

        Verrückt, wenn man bedenkt dass wir das alles nutzen und bauen können, ohne zu wissen, wie es im kleinsten geometrisch aufgebaut ist.
        Zitieren
      • Von Hagal Software-Overclocker(in)
        In meinem OES Labor gibt es Hf als Wert im Spektro, der Wert bedeutet bei uns aber was anderes (Was ich nicht wusste).
        Da bin ich darauf Reingefallen und fragte in der Schmelzerei an, ob wir das zum Nachlegieren da haben

        Mein Metallurigist fand es lustig weil ...

        Zitat

        Der Preis für Hafnium (Hf) liegt aktuell im März 2026 bei ca. 9.500 USD bis 12.000 USD pro Kilogramm
        Zitieren
      • Von ToZo1 Software-Overclocker(in)
        Zitat von PCGH_Torsten
        Eine in Scheibchen geschnittene CPU raucht nicht mehr ab und wenn man eine abgerauchte aufsägt, hat man eine 1-zu-Milliarden-Chance, die schadhafte Stelle zu treffen. Dieses Werkzeug wird nicht zur Schadensanalyse, sondern zur Fertigungsentwicklung genutzt werden. Möglicherweise ergeben sich daraus sogar neue Optimierungsschwerpunkte, denn meinem Wissen war es bislang immer nur möglich, den fertigen Transistor in einer Ebene zu sehen. Seine räumliche Ausdehnung musste man sich dazu denken oder durch Schnitte durch zahlreiche Samples approximieren – beides Verfahren, die Einzelfehler und deren Häufungen oder Regelmäßigkeiten nicht abbilden.
        Genauso ist es.
        Und ja, ich habe sowas in der Art schon öfter gesehen. Und sowas wird in der Regel verwendet, um die Ergebnisse in Bezug auf ProofofConcept(ob das, was man sich überhaupt ausgedacht hat, überhaupt funktioniert) oder dann später bei der Verfahrensverbesserungen auszuwerten.
        Und zum Thema Hafnium, Hafniumoxid, HKMG: da geht es um high-k-Dielektikum zur Reduzierung der Leckströme

        hier zum Nachlesen, wen es interessiert: https://de.wikipedia.org/...
        Zitieren
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Eine in Scheibchen geschnittene CPU raucht nicht mehr ab und wenn man eine abgerauchte aufsägt, hat man eine 1-zu-Milliarden-Chance, die schadhafte Stelle zu treffen. Dieses Werkzeug wird nicht zur Schadensanalyse, sondern zur Fertigungsentwicklung genutzt werden. Möglicherweise ergeben sich daraus sogar neue Optimierungsschwerpunkte, denn meinem Wissen war es bislang immer nur möglich, den fertigen Transistor in einer Ebene zu sehen. Seine räumliche Ausdehnung musste man sich dazu denken oder durch Schnitte durch zahlreiche Samples approximieren – beides Verfahren, die Einzelfehler und deren Häufungen oder Regelmäßigkeiten nicht abbilden.
        Zitieren
      Direkt zum Diskussionsende
Hoch
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 08/2026 play5 08/2026 N-Zone 08/2026 Linux Magazin 08/2026 LinuxUser 08/2026 Raspberry Pi Geek 09/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk
Die Redaktion Datenschutz Artikel-Archiv Datenschutz-Optionen Mediadaten Impressum Utiq verwalten Abo kündigen Vertrag widerrufen AGB Inhalt melden Newsletter