Intel Xe: Ponte Vecchio mit 47 Tiles und 100 Milliarden Transistoren gezeigt

7
News Andreas Link Als bevorzugte Quelle auf Google hinzufügen
Intel Xe: Ponte Vecchio mit 47 Tiles und 100 Milliarden Transistoren gezeigt (6)
Quelle: Intel

Intel nutzte den Unleashed-Webcast auch für einen kleinen Blick auf Ponte Vecchio, das ist die größte der HPC-Grafikkarten auf Basis der Xe-Architektur, die irgendwann in Zukunft auch mal auf Basis dieser Technologie für Gaming angeboten werden soll.

Im Webcast Intel Unleashed, in dem das große Thema die Fertigung von Intel war, hat CEO Pat Gelsinger neben Meteor Lake auch kurz über Ponte Vecchio gesprochen. Das ist der Codename für die größte der HPC-Grafikkarten auf Basis der Xe-Architektur, an der das Team unter Ex-AMD-Mann Raja Koduri arbeitet, der bei Intel Chief Architect ist. Intel will in den GPGPU-Markt, in dem Nvidia blendende Margen hat und Intel kann dann auch Komplettlösungen aus einer Hand anbieten. Aus der Entwicklung fällt wie bei den Mitbewerbern dann auch letztlich Gaming-Hardware ab, die auf FP32-Performance getrimmt ist.

Der Einstieg in das Segment ist steinig, insbesondere gegen die langjährige Expertise von AMD und Nvidia. Entsprechend darf man durchaus ein wenig stolz darauf sein, dass man es bei Intel in zwei Jahren zu einem funktionierenden Tile- bzw. Chiplet-Design geschafft hat - bis zu 47 Compute Tiles in 7 nm kann Intel kombinieren, wie man während des Webcasts bestätigte; was über 100 Milliarden Transistoren sein sollen. Dazu kommen Dies auf dem Package für Speicher und Funktionen. Verbunden wird alles mit für Xe entwickelten CXL, der auf PCI Express 5.0 basiert. Laut Intel werden alle Technologien verwendet, darunter dann auch EMIB, die Embedded Multi-die Interconnect Bridge. HBM-Speicher hatte man bereits auf Bildern gesehen - insgesamt sollen es 7 "fortgeschrittene Silizium-Technologien" sein. Verpackt wird alles mit der Intels Foveros Chip Packaging Technology, die ab 2023 auch in Meteor Lake zum Einsatz kommen soll.

Etwas weniger elaboriert sind die High-Performance-Karten für Datacenter-Anwendungen, die bis zu vier Tiles kombinieren, die jeweils 1.024 Ausführungseinheiten haben. Die auf FP32-Operationen optimierten Gaming-Karten werden dann, so der aktuelle Wissensstand, ein Tile aufweisen.

Empfohlener redaktioneller Inhalt [EMBED_URL] An dieser Stelle finden Sie externe Inhalte von [PLATTFORM]. Zum Schutz Ihrer persönlichen Daten werden externe Einbindungen erst angezeigt, wenn Sie dies durch Klick auf "Alle externen Inhalte laden" bestätigen: Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt. Mehr dazu in unserer Datenschutzerklärung.
Externe Inhalte Mehr dazu in unserer Datenschutzerklärung.

Eines der ersten Projekte mit Ponte Vecchio, das mit Sapphire-Rapids-Prozessoren kombiniert wird, ist der Exascale-Computer Auiora, ein 500 Millionen US-Dollar teures Projekt der US-Regierung am Argonne Nataional Laboratory. Die Rechenleistung soll bei rund 1 ExaFLOPS liegen. Die Karten stehen in direkter Konkurrent zu Nvidias Hopper und AMDs CDNA2.

7
    • Kommentare (7)

      Zur Diskussion im Forum
      • Von gerX7a BIOS-Overclocker(in)
        Ergänzend: Zu Xe-HPC erklärte Intel bereits, dass das Compute Tile und der Xe-Link (das I/O Tile) extern gefertigt werden. Beispielsweise das RamboCache Tile und das Base Tile werden intern in 10nm gefertigt.
        Das Compute Tile wird vorerst bei TSMC gefertigt und soll dann auf Intels eigenen 7nm umgeschwenkt werden, wenn man hier bereit für die HVM ist. Entsprechend der Auslegung auf Intels 7nm kommen für das Compute Tile (bereits weniger wahrscheinlich) der N6, deutlich wahrscheinlicher jedoch TSMCs N5 infrage.

        Und vorausgreifend (weniger an Torsten gerichtet): Intel geht es hier primär vorerst um die Vertragserfüllung mit dem DOE und um den Aurora, d. h. die Anzahl der Chips/Wafer ist überschaubar und daher kann man kapazitätstechnisch selbst nicht den N5 ausschließen. Intel hat die Kapazitäten bereits im letzten Jahr gebucht und der Aurora wird bestenfalls etwa um die 54.000 HPC-Foveros-Chips benötigen, also etwa 864.000 funktionsfähige Compute Tiles. Die Compute Tiles sind voraussichtlich größentechnisch grob vergleichbar mit AMDs Zen2-CCD und von daher werden hier wohl nicht mehr als etwa 1500 Wafer insgesamt benötigt, was vergleichsweise wenig ist (gerade mal etwa 0,1 % von TSMCs 5nm-Kapazitäten in 2021).
        Zudem wird davon gar nur ein Teil in diesem Jahr benötigt, da der Aurora seinen Vollausbau erst irgendwann in 2022 erreichen wird.

        [Ins Forum, um diesen Inhalt zu sehen]: Xe-HPG fürs Gaming wird ebenfalls extern gefertigt, hier absehbar in einem 7nm-Prozess, also irgendwas von N7 bis N6; ich würde auf letzteres tippen, d. h. wenn auch hier TSMC den Zuschlag erhalten hat, wovon ich aber ausgehen würde, da Intels Auftragsvolumen dort dieses Jahr ebenfalls signifikant gestiegen ist. (Intels Fertigungsvolumen bei TSMC gemäß anteiligem Revenue ist gemäß aktuellen Abschätzungen nicht übermäßig viel kleiner als das von AMD )

        *) Samsung und ggf. auch andere Foundries (P.G. erwähnte ja im Unleashed-Event selbst Globalfoundries und UMC) wird vermutlich erst für aktuell laufende und spätere Vertragsverhandlungen eine Option darstellen.
      • Von gerX7a BIOS-Overclocker(in)
        Ergänzend: Zu Xe-HPC erklärte Intel bereits, dass das Compute Tile und der Xe-Link (das I/O Tile) extern gefertigt werden. Beispielsweise das RamboCache Tile und das Base Tile werden intern in 10nm gefertigt.
        Das Compute Tile wird vorerst bei TSMC gefertigt und soll dann auf Intels eigenen 7nm umgeschwenkt werden, wenn man hier bereit für die HVM ist. Entsprechend der Auslegung auf Intels 7nm kommen für das Compute Tile (bereits weniger wahrscheinlich) der N6, deutlich wahrscheinlicher jedoch TSMCs N5 infrage.

        Und vorausgreifend (weniger an Torsten gerichtet): Intel geht es hier primär vorerst um die Vertragserfüllung mit dem DOE und um den Aurora, d. h. die Anzahl der Chips/Wafer ist überschaubar und daher kann man kapazitätstechnisch selbst nicht den N5 ausschließen. Intel hat die Kapazitäten bereits im letzten Jahr gebucht und der Aurora wird bestenfalls etwa um die 54.000 HPC-Foveros-Chips benötigen, also etwa 864.000 funktionsfähige Compute Tiles. Die Compute Tiles sind voraussichtlich größentechnisch grob vergleichbar mit AMDs Zen2-CCD und von daher werden hier wohl nicht mehr als etwa 1500 Wafer insgesamt benötigt, was vergleichsweise wenig ist (gerade mal etwa 0,1 % von TSMCs 5nm-Kapazitäten in 2021).
        Zudem wird davon gar nur ein Teil in diesem Jahr benötigt, da der Aurora seinen Vollausbau erst irgendwann in 2022 erreichen wird.

        [Ins Forum, um diesen Inhalt zu sehen]: Xe-HPG fürs Gaming wird ebenfalls extern gefertigt, hier absehbar in einem 7nm-Prozess, also irgendwas von N7 bis N6; ich würde auf letzteres tippen, d. h. wenn auch hier TSMC den Zuschlag erhalten hat, wovon ich aber ausgehen würde, da Intels Auftragsvolumen dort dieses Jahr ebenfalls signifikant gestiegen ist. (Intels Fertigungsvolumen bei TSMC gemäß anteiligem Revenue ist gemäß aktuellen Abschätzungen nicht übermäßig viel kleiner als das von AMD )

        *) Samsung und ggf. auch andere Foundries (P.G. erwähnte ja im Unleashed-Event selbst Globalfoundries und UMC) wird vermutlich erst für aktuell laufende und spätere Vertragsverhandlungen eine Option darstellen.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Ponte Vecchios Tiles werden in verschiedenen Prozessen gefertigt, mindestens einer davon wohl in TSMC 6nm oder 7nm. Für Gamer ist es aber egal, wo ein neuer Mining-Hype herkommt (die Bitcoin-ASICs dürften auch größtenteils TSMC sein), es zählt nur dass er nicht auf AMDs oder Nvidias Wafer-Kontingente angerechnet wird.
      • Von Rollora Kokü-Junkie (m/w)
        Zitat von Technologie_Texter
        TSMC ist aber ziemlich ausgebucht, da wird Intel nicht so viele Wafer bekommen.
        ich dachte der aktuelle Chip kommt aus der Intel Fertigung und der Gamerchip von TSMC. Wenn ein für Mining gut geeigneter Chip von Intels Fertigung kommt ist der restliche Markt dadurch entlastet
      • Von Technologie_Texter BIOS-Overclocker(in)
        Zitat von hrIntelNvidia
        Da die GPU wohl auch bei TSMC gefertigt werden soll, könnte ich größere Verzögerungen nur bedingt verstehen...
        TSMC ist aber ziemlich ausgebucht, da wird Intel nicht so viele Wafer bekommen.
      • Von SueLzkoPP PC-Selbstbauer(in)
        Zitat von Lexx
        Bitte lieber Halbleiter-Gott, mach das Teil schnell in den Markt
        und besonders zu einer fruchtbaren Mining-Königin.

        Tut Intel gut und den Gamern erst recht.
        Zweifelhaft wenn es auch bei TSMC vom Band läuft.
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 07/2026 play5 08/2026 N-Zone 07/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk