Chiplets überall: Neues Patent von Intel - auch GPUs werden zerlegt
In einem neuen Patent beschreibt Intel einen extremen Chiplet-Ansatz, bei dem ein SoC komplett zerlegt wird. Das betrifft unter anderem auch die GPU, die so flexibel erweitert werden könnte.
Intels neue Desktop-Prozessoren vom Typ Arrow Lake / Core Ultra 200 erfüllen zwar nicht alle Erwartungen - Stichwort Gaming-Leistung. Technisch macht das Unternehmen damit aber einen wichtigen Schritt: Mit dieser Generation setzen nun beide großen x86-CPU-Hersteller weitgehend auf Chiplets. Der Ansatz unterscheidet sich dabei bislang - Intel zerstückelt das Gesamtprodukt in einzelne Funktionsblöcke, während AMD schon seit Langem die CPU auslagert und aufteilt. In Zukunft dürfte aber bei beiden Unternehmen die Richtung klar sein: Immer mehr Chiplets, die zusammenarbeiten.
Geteilte GPU
Genau für diesen Weg spricht ein neues Patent von Intel, in dem das Unternehmen eine starke Zerteilung von SoCs anspricht. Erstmals für das Unternehmen geht es dabei auch explizit um eine Chiplet-GPU, bei der die Shader auf mehrere Chips verteilt sind. Intel fasst das Patent aber noch deutlich weiter - auch andere Elemente wie CPUs und das Speicherinterface können aufgeteilt werden.
"Embodiments described herein provide techniques to disaggregate an architecture of a system on a chip integrated circuit into multiple distinct chiplets that can be packaged onto a common chassis. In one embodiment, a graphics processing unit or parallel processor is composed from diverse silicon chiplets that are separately manufactured."
"Die hier beschriebenen Techniken ermöglichen es, die Architektur eines integrierten System-on-Chip-ICs in mehrere unterschiedliche Chiplets aufzuteilen, die in einem gemeinsamen Gehäuse untergebracht werden können. In einer Ausgestaltung besteht eine Grafikverarbeitungseinheit oder ein Parallelprozessor aus verschiedenen Siliziumchiplets, die separat hergestellt werden."
Quelle: Free Patents Online
Neben dem üblichen Chiplet-Aufbau werden auch Interposer-Verbindungen angesprochen.
Quelle: Free Patents Online
Teil des Konzepts sind "Slots", die bestückt werden können, es aber nicht müssen.
Das Unternehmen will dabei betont flexibel bleiben, einzelne Speicherchips können so beispielsweise hinzugefügt oder weggelassen werden - und bei Chiplets anderen Typs dürfte das kaum anders sein. Zudem sollen auch Verbindungen zwischen unterschiedlichen Interposern möglich werden, sodass am Ende wohl ein weitgehend frei konfigurierbarer Produktkatalog auf Basis einiger weniger Chips entstehen könnte.
Quelle: Free Patents Online
Unter anderem wird eine Lastverteilung auf die unterschiedlichen Chiplets angesprochen. Was nicht benötigt wird, wird dabei individuell deaktiviert.
Passend dazu: Intel: Unbekannte IGP zeigt sich mit 128 Compute Units auf GFX Bench
Wann und inwiefern das Patent in konkreten Produkten Anwendung finden wird, bleibt dabei abzuwarten. Insbesondere bei GPUs fehlen bislang entsprechende Versuche - zumindest im Endkunden-Segment. AMD setzt zwar mit RDNA 3 auf einen Chiplet-Aufbau, durch diesen wird aber nur das Speicherinterface ausgelagert. Eine Aufteilung in mehrere Shader-Chiplets war bislang hingegen noch nicht zu sehen - und momentan ist noch unklar, welcher der GPU-Hersteller hier am Ende der Erste sein wird. Durch das Patent ist nun aber zumindest gesichert, dass auch Intel das Thema auf dem Schirm hat.
Wann kommt die erste "echte" Chiplet-GPU für Spieler? Nutzen Sie die Kommentarfunktion und teilen Sie uns Ihre Meinung mit. Zum Kommentieren müssten Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie noch keinen Account haben, könnten Sie über eine Registrierung nachdenken, die viele Vorteile mit sich bringt. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln.
Quelle: Free Patents Online via X (@Underfox3) / Wccftech
Eine Gliederung macht es für den geneigten Leser einfacher. 😉
Auch kann man damit einen Spannungsbogen erschaffen, Leitfäden erstellen, Übergänge zu Synergie-Themen kreieren oder aber (!) ein komplexes Detail häppchenweise entzaubern, um für mehr Verständnis zu sorgen.
"Konkurrenz ist gut und belebt das Geschäft. Und die Produkte von AMD sind gar nicht so schlecht... ja natürlich kaufe ich die 5080 ich hab schon immer NVIDIA gekauft, die Radeon GPU's sind ja geplagt von Treiberproblemen. Das gibt es bei NVIDIA nicht."
Gibt's bei RAM, Netzteilen und bestimmt auch bei sowas relativ irrelevanten wie Lüftern und Kabeln. Muss man nicht verstehen.
Und mit UDNA im Speziellen haben Chiplets auch nichts zu tun. Nur weil sie bei RDNA3 signifikante Probleme hatten und bei RDNA4 den Karren einmal komplett in den Sand gesetzt haben, heißt nicht automatisch, dass man bei RDNA5 wieder zurückrudert. Eher im Gegenteil, denn ohne ein Chiplet-Design im oberen Segment könnte sich AMD einen Konterversuch gegen nVidia gleich sparen, da das für sie wirtschaftlich schlicht nicht tragbar ist.
Darüber hinaus, UDNA wird irgendwann ab 2026/27+ erscheinen, da erst noch RDNA5 kommt und das wird gesichert nicht in 2025 erscheinen.
Darüber hinaus gilt für jeden der drei großen Player, dass eine Chiplet-Bauweise eingesetzt wird, wenn sie für den jeweiligen Hersteller vorteilhaft ist und nicht eher. Eine Implementation nur um "Hip" zu sein ist blödsinn, kostet Geld unnd erhöht die Fertigungskomplexität und damit das Entwicklungs- wie auch Fertigungsrisiko, siehe bei AMD nun zwei Generationen hintereinander.
nVidia hatte bisher schlicht keinen Grund ein entsprechendes Design in den Consumer-Markt zu bringen, weil sie den Markt mit den einfacher zu entwickelnden und zu fertigenden Monolithen dominieren. Sie demonstrierten schon 2019 auf einer Tech-Konferenz ein HPC-Chiplet-Design und jetzt, wo der Markt immer mehr AI-Performance für immer leistungsfähigere Chips verlangt (und bspw. 3nm-Kapazitäten überproportional teuer und auch begrenzt sind), nutzen sie es, so nun im großen Blackwell. Ob das Prof/Consumer-Top-Produkt ggf. doch noch ein Chiplet-Design wird, weiß man immer noch nicht gesichert, Spekulationen gab es dazu ja bereits mehr als genug. Ob sie es in dieser Gen tatsächlich schon benötigen, lässt sich zudem schwer abschätzen, da ihr neues Design voraussichtlich einen zumindest etwas dichter packenden Prozess nutzen wird (wenn sie auch keinen Full-Node-Sprung machen) und zudem dürfte nun erstmals vollumfänglich ihre cuLitho-Lib für das Design genutzt werden, was im besten Fall ebenso zu einem deutlich optimierteren, effizienteren Design führen könnte, denn nicht umsonst verfolgen alle Halbleiterhersteller diesen Weg und TSMC erklärte bereits bspw. auch cuLitho zu adaptieren.
Bei Intel ist dieses Patent hier eher einen Gähner wert, denn dass Intel diesen Weg verfolgt ist schon lange bekannt, denn bereits Koduri erklärte unmissverständlich diese Entwicklungsrichtung und mit bspw. PVC hatten sie ja bereits ein Design am Start, das lange Zeit an Komplexität von niemandem übertroffen werden konnte und Xe-HPC war bereits 2021/22 ein kleineres Multichip-Design fürs Datacenter. Im Consumer-Segment macht es für sie jedoch erst Sinn die zusätzlichen Kosten und Designkomplexität auf sich zu nehmen, wenn die grundlegenden GPU-Funktionalitäten einigermaßen konkurrenzfähig sind und hier war schon nahezu von Anbeginn an immer die Rede davon, dass man erst mit der 3rd Gen "Celestial" sich in etwa dort angekommen sehen würde. Ob das aber nun in konkrete Produkte dieser Art münden wird, ist erst mal eine wirtschaftliche Frage und bei Intels aktuell schwieriger Lage kann das auch bedeuten, dass man sehrwohl könnte, es aber aus kostengründen schlicht sein lässt, denn das ist ein schwieriger, hart umkämpfter Markt. Intel hat ein riesiges R&D, immer noch deutlich großer als AMD, die gerade erst in in den letzten zwei Jahren ihr R&D nennenswert erhöht haben, d. h. die hauen bei Intel Patente am "laufenden Meter" raus. Die Tatsache, dass man nicht eine "reißerische News" zu jedem dieser neuen Patente erhält, liegt schlicht daran, weil man für die gemeine Leserschaft zumeist nicht so einen einfachen Zusammenhang zu möglichen Produkten herstellen kann ... oder wollten einige Publikationen dies versuchen, könnten die in diesem Umfeld hier mit hoher Wahrscheinlichkeit erwarten, dass die Zielgruppe spätestens nach dem Lesen der ersten zwei von 17 Absätzen wegklicken würde.
Eine Gliederung macht es für den geneigten Leser einfacher. 😉
Und mit UDNA im Speziellen haben Chiplets auch nichts zu tun. Nur weil sie bei RDNA3 signifikante Probleme hatten und bei RDNA4 den Karren einmal komplett in den Sand gesetzt haben, heißt nicht automatisch, dass man bei RDNA5 wieder zurückrudert. Eher im Gegenteil, denn ohne ein Chiplet-Design im oberen Segment könnte sich AMD einen Konterversuch gegen nVidia gleich sparen, da das für sie wirtschaftlich schlicht nicht tragbar ist.
Darüber hinaus, UDNA wird irgendwann ab 2026/27+ erscheinen, da erst noch RDNA5 kommt und das wird gesichert nicht in 2025 erscheinen.
Darüber hinaus gilt für jeden der drei großen Player, dass eine Chiplet-Bauweise eingesetzt wird, wenn sie für den jeweiligen Hersteller vorteilhaft ist und nicht eher. Eine Implementation nur um "Hip" zu sein ist blödsinn, kostet Geld unnd erhöht die Fertigungskomplexität und damit das Entwicklungs- wie auch Fertigungsrisiko, siehe bei AMD nun zwei Generationen hintereinander.
nVidia hatte bisher schlicht keinen Grund ein entsprechendes Design in den Consumer-Markt zu bringen, weil sie den Markt mit den einfacher zu entwickelnden und zu fertigenden Monolithen dominieren. Sie demonstrierten schon 2019 auf einer Tech-Konferenz ein HPC-Chiplet-Design und jetzt, wo der Markt immer mehr AI-Performance für immer leistungsfähigere Chips verlangt (und bspw. 3nm-Kapazitäten überproportional teuer und auch begrenzt sind), nutzen sie es, so nun im großen Blackwell. Ob das Prof/Consumer-Top-Produkt ggf. doch noch ein Chiplet-Design wird, weiß man immer noch nicht gesichert, Spekulationen gab es dazu ja bereits mehr als genug. Ob sie es in dieser Gen tatsächlich schon benötigen, lässt sich zudem schwer abschätzen, da ihr neues Design voraussichtlich einen zumindest etwas dichter packenden Prozess nutzen wird (wenn sie auch keinen Full-Node-Sprung machen) und zudem dürfte nun erstmals vollumfänglich ihre cuLitho-Lib für das Design genutzt werden, was im besten Fall ebenso zu einem deutlich optimierteren, effizienteren Design führen könnte, denn nicht umsonst verfolgen alle Halbleiterhersteller diesen Weg und TSMC erklärte bereits bspw. auch cuLitho zu adaptieren.
Bei Intel ist dieses Patent hier eher einen Gähner wert, denn dass Intel diesen Weg verfolgt ist schon lange bekannt, denn bereits Koduri erklärte unmissverständlich diese Entwicklungsrichtung und mit bspw. PVC hatten sie ja bereits ein Design am Start, das lange Zeit an Komplexität von niemandem übertroffen werden konnte und Xe-HPC war bereits 2021/22 ein kleineres Multichip-Design fürs Datacenter. Im Consumer-Segment macht es für sie jedoch erst Sinn die zusätzlichen Kosten und Designkomplexität auf sich zu nehmen, wenn die grundlegenden GPU-Funktionalitäten einigermaßen konkurrenzfähig sind und hier war schon nahezu von Anbeginn an immer die Rede davon, dass man erst mit der 3rd Gen "Celestial" sich in etwa dort angekommen sehen würde. Ob das aber nun in konkrete Produkte dieser Art münden wird, ist erst mal eine wirtschaftliche Frage und bei Intels aktuell schwieriger Lage kann das auch bedeuten, dass man sehrwohl könnte, es aber aus kostengründen schlicht sein lässt, denn das ist ein schwieriger, hart umkämpfter Markt. Intel hat ein riesiges R&D, immer noch deutlich großer als AMD, die gerade erst in in den letzten zwei Jahren ihr R&D nennenswert erhöht haben, d. h. die hauen bei Intel Patente am "laufenden Meter" raus. Die Tatsache, dass man nicht eine "reißerische News" zu jedem dieser neuen Patente erhält, liegt schlicht daran, weil man für die gemeine Leserschaft zumeist nicht so einen einfachen Zusammenhang zu möglichen Produkten herstellen kann ... oder wollten einige Publikationen dies versuchen, könnten die in diesem Umfeld hier mit hoher Wahrscheinlichkeit erwarten, dass die Zielgruppe spätestens nach dem Lesen der ersten zwei von 17 Absätzen wegklicken würde.