Zen-CPUs: Auch AMD forscht an Big-Little-Design für zukünftige Modelle

69
News Valentin Sattler Als bevorzugte Quelle auf Google hinzufügen
Zen-CPUs: Auch AMD forscht an Big-Little-Design für zukünftige Modelle
Quelle: PCGH

AMD hat ein Patent eingereicht, das ein Big-Little-Design für die eigenen Prozessoren beschreibt. Demnach könnte auch AMD in Zukunft kleine und große CPU-Kerne im selben Prozessor vereinen um die Effizienz zu erhöhen. Ein Hinweis auf konkrete Produkte ist das Patent aber nicht, insbesondere da AMD eine zweite CPU-Architektur fehlt.

Schon seit längerem gab es die Vermutung, dass Intel an der Integration unterschiedlicher CPU-Kerne im selben Prozessor arbeitet, und angeblich soll es tatsächlich bald soweit sein. Ende Juli tauchten Hinweise auf, dass als Teil der Alder Lake-Familie erstmals ein Prozessor erscheinen wird, der Intels Core- und Atom-Kerne vereint.

Big-Little auch von AMD

Doch offenbar wollen nicht nur Intel und ARM solche Prozessoren anbieten, sondern auch AMD. Dafür spricht zumindest ein vom Twitter-Nutzer Underfox entdecktes Patent, das am 30. Juni von AMD eingereicht wurde und das Big-Little-Konzept beschreibt. Bei diesem erledigen kleine und energieeffiziente Kerne so viel Arbeit wie möglich, während leistungshungrige Anwendungen auf weniger effiziente aber dafür auch schnellere Kerne ausgelagert werden können.

Konkret spricht das Patent von unterschiedlichen CPU-Kernen mit jeweils eigenem (L1-)Cache, wohingegen die höheren Cache-Stufen sowie der Arbeitsspeicher gemeinsam genutzt werden sollen. Laut dem Patent sollen sich die Kerne dabei nicht nur durch deren Performance unterscheiden, sondern offenbar auch durch die unterstützten Befehlssatzerweiterungen. Die kleineren Kerne könnten also beispielsweise auf eine neuere AVX-Version verzichten, um Platz zu sparen.

Auch spannend: Intel: Tiger Lake ab 2. September, Xe-Vorstellung Mitte August

Bildergalerie

Wie üblich darf man von dem eingereichten Patent leider nicht auf konkrete Produkte schließen. Es ist nicht sicher, dass AMD derzeit an Big-Little-Prozessoren arbeitet - zumindest wird an ihnen geforscht. Eine konkrete Umsetzung stünde dabei aber vor dem Problem der mangelnden, kleinen Kerne; denn im Gegensatz zu Intel pflegt AMD seit einigen Jahren nur noch eine einzige CPU-Architektur. Die letzten kleinen Kerne hat das Unternehmen 2015 als "Puma+" vorgestellt, für ein eigenes Big-Little-Konzept müsste hier also noch eine Neuentwicklung her.

Quelle: Free Patents Online via Tomshardware

69
    • Kommentare (69)

      Zur Diskussion im Forum
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von DKK007
        Wer sucht, der findet:
        [Ins Forum, um diesen Inhalt zu sehen]

        War doch mal in der Vorlesung gewesen. Das wäre das in der Folie angegebene Paper als Originalquelle: https://tu-dresden.de/zih...

        Ist die Frage, wie sieht es heute 10 Jahre nach Westmere aus?
        Vermutlich deutlich anders. Seit den ersten DDR3-Tagen wurde massiv am RAM-Stromverbrauch gearbeitet und die Fähigkeiten moderner ALUs wurden massiv weiterentwickelt.

        Wenn ich mir das Paper so angucke, war es möglicherweise auch für seine Zeit nicht so repräsentativ, wie in der Folie dargestellt:
        "...due to stability problems ... of our pre-production Intel machine ..."
        "We ... control power management and ensure a fixed clock rate"
        "... a fixed frequency is enforced by selecting the lowest P-state (P0) on the AMD system and the second lowest ... on the Intel system. This effectively disables the Intel Turbo Boost technology ..."
        "The contribution of the workload to the energy consumption of the CPU is determined by using the estimated baseline power consumption ... Only the additional power consumed when actually executing instructions is attributed to the respective execution unit."

        Verbrauchstest mit Vorserienmodellen? Mit deaktivierten Stromsparmechanismen? Der eigentliche Betrieb der ALU wird ausgeklammert? Am Ende wurde für Systeme, die im normalen Leerlauf 140-150 W verbrauchen, eine Baseline von 220 W vom Gesamtverbrauch abgezogen. Ich kann nicht beurteilen, wie relevant das Ergenis für die Fragestellung des Papers war, aber für den Gesamtverbrauch einer modernen CPU besteht gegebenenfalls gar keine Aussagekraft.

        Zitat von latiose88
        Hm also clockgaiting interessant. Was ist denn dann packing bzw parking , das kann nämlich eines meiner software. Was ist das denn und kann man da durch etwa auch stromsparen oder eher nicht?
        Parking müsste sich eher auf die Ansteuerung durch die Software beziehen. Eine Funktionseinheit wird wegen zu erwartender oder geplanter Nichtverwendung abgestellt – wie das aber in Hardware umgesetzt wird, hängt dann vom jeweiligen Prozessor ab. Power Gating wäre die naheliegenste und verbreiteste Methode.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von DKK007
        Wer sucht, der findet:
        [Ins Forum, um diesen Inhalt zu sehen]

        War doch mal in der Vorlesung gewesen. Das wäre das in der Folie angegebene Paper als Originalquelle: https://tu-dresden.de/zih...

        Ist die Frage, wie sieht es heute 10 Jahre nach Westmere aus?
        Vermutlich deutlich anders. Seit den ersten DDR3-Tagen wurde massiv am RAM-Stromverbrauch gearbeitet und die Fähigkeiten moderner ALUs wurden massiv weiterentwickelt.

        Wenn ich mir das Paper so angucke, war es möglicherweise auch für seine Zeit nicht so repräsentativ, wie in der Folie dargestellt:
        "...due to stability problems ... of our pre-production Intel machine ..."
        "We ... control power management and ensure a fixed clock rate"
        "... a fixed frequency is enforced by selecting the lowest P-state (P0) on the AMD system and the second lowest ... on the Intel system. This effectively disables the Intel Turbo Boost technology ..."
        "The contribution of the workload to the energy consumption of the CPU is determined by using the estimated baseline power consumption ... Only the additional power consumed when actually executing instructions is attributed to the respective execution unit."

        Verbrauchstest mit Vorserienmodellen? Mit deaktivierten Stromsparmechanismen? Der eigentliche Betrieb der ALU wird ausgeklammert? Am Ende wurde für Systeme, die im normalen Leerlauf 140-150 W verbrauchen, eine Baseline von 220 W vom Gesamtverbrauch abgezogen. Ich kann nicht beurteilen, wie relevant das Ergenis für die Fragestellung des Papers war, aber für den Gesamtverbrauch einer modernen CPU besteht gegebenenfalls gar keine Aussagekraft.

        Zitat von latiose88
        Hm also clockgaiting interessant. Was ist denn dann packing bzw parking , das kann nämlich eines meiner software. Was ist das denn und kann man da durch etwa auch stromsparen oder eher nicht?
        Parking müsste sich eher auf die Ansteuerung durch die Software beziehen. Eine Funktionseinheit wird wegen zu erwartender oder geplanter Nichtverwendung abgestellt – wie das aber in Hardware umgesetzt wird, hängt dann vom jeweiligen Prozessor ab. Power Gating wäre die naheliegenste und verbreiteste Methode.
      • Von latiose88 BIOS-Overclocker(in)
        Hm also clockgaiting interessant. Was ist denn dann packing bzw parking , das kann nämlich eines meiner software. Was ist das denn und kann man da durch etwa auch stromsparen oder eher nicht?

        Achja und beim Thema Stromverbrauch bei cache und Speicher. Das heißt ja dann umkehrt dann auch, je weniger RAM Speicher und somit die Bandbreite ich da so brauche, desto sparsamer ist dann der PC oder und wie erkennt man welche cache die Software so verwendet, gibt es denn da so ne Software womit man es auslesen kann auf welche cache welche Software drauf zugreift oder nicht?
      • Von DKK007 Trockeneisprofi (m/w)
        Wer sucht, der findet:
        [Ins Forum, um diesen Inhalt zu sehen]

        War doch mal in der Vorlesung gewesen. Das wäre das in der Folie angegebene Paper als Originalquelle: https://tu-dresden.de/zih...

        Ist die Frage, wie sieht es heute 10 Jahre nach Westmere aus?
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        In dieser Allgemeinheit auf alle Fälle nicht bei uns. Denn bei intensiven Rechenlasten schlucken die Kerne deutlich mehr Strom als der Speichercontroller und (Last-Level-)Cache ist sowieso der pro Fläche genügsamste Teil einer CPU. Im Sonderfall Leerlauf kann es natürlich anders aussehen, da nun einmal von Innen nach außen abgeschaltet wird. Dann verbrauchen die Kerne gar nichts mehr, aber der Speicher-Controller muss immer noch den ganzen Speicher Zugriffsbereit halten. Wir hätten aber sicherlich den Lastzustand in den Fokus genommen.
      • Von DKK007 Trockeneisprofi (m/w)
        Zitat von PCGH_Torsten
        Damit stellt es aber ein gutes Beispiel für die Hintergründe von big.little dar: Die Ansteuerung moderner CPUs ist so komplex geworden, dass ihr Transistor- und Strombedarf gegebenenfalls auf dem Niveau der eigentlichen produktiven Recheneinheiten oder sogar darüber liegt.
        Wobei ich mal gesehen hab, das alleine die Cache und vor allem die RAM-Speicherzugriffe ein vielfaches an Strom verbrauchen, als die eigentlich Berechnung auf den ALUs. Weiß nicht mehr, ob das bei uns in der Vorlesung, oder irgendwann mal in der PCGH war.
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 07/2026 play5 08/2026 N-Zone 07/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk