AMD CPUs: Speicher-Flaschenhals von MCM-CPUs soll durch ausgelagerte Northbridge umgangen werden
Der Flaschenhals bei der Speicheranbindung aktueller MCM-CPUs von AMD soll mit einem zentralen und separaten "System Controller" umgangen werden, der als zentrale Anlaufstelle für die umgebenden Dies dient. Gleichzeitig soll er zudem auch als Southbridge dienen. Wie sich das gestalten könnte, zeigt Twitter-Nutzer "The Retired Engineer".
AMD hat sich bei aktuellen Multi-Chip-Module-Prozessoren bewusst für ein Design entschieden, bei dem die Speicheranbindung einen Flaschenhals darstellt. Gerade bei speicherintensiven Anwendungen geht beispielsweise aktuellen Threadripper -CPUs mit WX-Suffix die Puste aus, da zwei der vier Dies keine eigenen Speichercontroller besitzen und so den Umweg über die anderen Dies mit entsprechendem Controller gehen müssen. Bereits mit den Epyc-Prozessoren der zweiten Generation für den Enterprise-Markt, die unter dem Codenamen "Rome" laufen, soll das Problem mittels eines gemeinsamen, separaten Chips umgangen werden.
Dieser trägt die Bezeichnung "System Controller" und fungiert als Anlaufstelle für den Speicher- und PCI-E-Zugriff für alle Dies. Diese umgeben den System Controller und nehmen auf einem Interposer Platz. Die Northbridge ist jeweils aktiviert beziehungsweise lässt sich deaktivieren. Entsprechende Illustrationen liefert Twitter-Nutzer chiakokhua aka The Retired Engineer und mittlerweile "The AspiringDraftsmen", wobei anzumerken ist, dass die Block-Diagramme aus seiner Feder stammen und damit nicht offiziell sind.
Auch lesenswert: AMD Zen 2: Rome soll acht 8-Kern-Chiplets mit 256 MiByte L3-Cache nutzen
Wie es im Artikel von techpowerup.com heißt, soll der System Controller als zentrale Anlaufstelle des Prozessors dienen und einen monolithischen 8-Channel-DDR4-Speichercontroller beinhalten, der bis zu 2 TiByte ECC-Speicher ansprechen kann. Darüber hinaus verfügt dieser über einen PCI-E 4.0 x96 Root-Komplex. Vier Grafikkarten mit einer x16-Bandbreite oder acht Grafikkarten mit x8-Bandbreite könnten verbunden werden. Ferner soll der System Controller gleichzeitig auch als Southbridge dienen.
Bildergalerie
50 Jahre "Intel inside": Großes Special zum Prozessorriesen
mehr ...
Deutsch ist auch nur etwa meine 4. Sprache die ich lerne und ich bilde mir ein... hmmm... ich wage zu behaupten, dass ich mich meist leserlicher ausdrücke
MfG
Wenn dafür UMA statt NUMA kommt ist das aber für den Servermarkt auf jeden Fall ein Vorteil.
Für den Desktopmarkt könnte es eine Bremse sein.
Bin gespannt wie sich der Ansatz von Intels Mesh unterscheidet.
Bis jetzt verstehe ich das Ganze als eine, für das Betriebssytem, Ein-Prozessorarchitektur mit vorgelagertem Speichercontroller für alle Recheneinheiten und aus diesem Gedanken und gelöst von den Schaubildern, sehe ich da nicht zwangsweise Verschelchterungen.
Ich wäre wirklich etwas enttäuscht, wenn AMD jetzt mit schlechteren, mittleren Latenzen käme,
zumal ja auch Verbesserungen am IF angekündigt wurden, wie auch schon bei Zen+ und die Schaubilder sind ja auch nur Spekulation, leider.