Intel Sapphire Rapids: Die-Shots der MCM-Module gesichtet
Im Internet sind erste Die-Shots von Sapphire Rapids aufgetaucht. Man erkennt gut die vier Module, aus denen sich die CPUs zusammensetzen. Im besagten Fall waren es 15 Kerne pro Modul; es soll aber auch welche mit 20 pro Modul geben.
Im Internet findet sich der erste Leak eines Die Shots von Sapphire Rapids. Unter dem Codenamen kommt die vierte Generation der Xeon Scalable Processors und Teile der Technik wird wohl auch die Basis einer neuen HEDT-Plattform sein. Der Die-Shot wurde geschaffen, indem die CPU geköpft und der Die dann geschliffen wurde. Zutage tritt dann recht deutlich der MCM-Prozess (Multi Chip Module), den Intel verwendet, um vor allem die Ausbeute und damit die Wirtschaftlichkeit zu erhöhen. Monolithische Prozessoren dieser Größe in 10 nm wären recht anfällig für Defekte im Fertigungsprozess.
In den Die-Shots kann man recht gut die vier Module erkennen, die auf dieser CPU zum Einsatz kommen - jedes bietet 15 Kerne, was CPUs mit bis zu 60 Kernen ermöglicht. Wahrscheinlich werden aber mindestens immer vier Kerne am gesamten Package deaktiviert sein, womit CPUs mit maximal 56 Kernen möglich sind. Es gab auch Gerüchte mit 80 Kernen pro Package, was 20 Kerne pro Die voraussetzen würde, von denen aber angeblich auch wenigstens 2 deaktiviert sind und so CPUs mit 72 Kernen möglich werden. Selbst mit 56 Kernen läge die TDP wohl bei 350 Watt.
Gefertigt wird Sapphire Rapids auf Basis der dritten Generation des 10-nm-Prozesses von Intel (10 nm ++). Zum Einsatz kommen Golden-Cove-Kerne, DDR 5 und PCI Express 5.0 auf LGA-4677. Das gezeigte Engineering Sample war mit niedrigen, aber für diesen Zweck typischen 1,3 GHz unterwegs. Nicht zu sehen ist HBM2E-Speicher, den manche Prozessoren bekommen werden.
Sampels von Sapphire Rapids sind schon seit einiger Zeit immer wieder mal zu finden. Intel soll bereits seit Ende 2020 Samples von Sapphire Rapids an seine Partner schicken. Die Vorstellung der Server-Prozessoren wird allerdings erst für Ende 2021 beziehungsweise Anfang 2022 erwartet.
Bildergalerie
Quelle: AnsYuuki (Twitter)
Sapphire Rapids: Die Shots der MCM-Module (8)


Aber mal wieder sehr amüssant wie du bei intel genau weißt, wann sie das Releasen werden und bei AMD immer so skeptisch bist. Nur mal so als Info für dich, im Q4 kann AMD auch schon Zen3 mit stacked Vram produzieren und Ende von Q4 auch an den Mann bringen.
Darüber hinaus "beeindruckt weniger durch Kerne" bei AMD: Da würde dir so mancher widersprechen, da das ein derzeit herausragendes Feature ist, insbesondere bei 1S/2S-Systemen. Etwas überraschend, dass es das auf einmal bei AMD nun nicht mehr sein soll?
Am I/O ist bei AMD übrigends schon länger nichts mehr so außergewöhnlich. Beispielsweise der Q80-33 bietet genau so viele Lanes (als 2S gar mehr als die AMD-Plattform) und die CPU kann leistungstechnisch selbst mit dem größten Milan konkurrieren und ist gar noch deutlich günstiger.
Hier werden sich beide x86-Hersteller warm anziehen müssen und man darf gespannt sein, wie sie das zu kontern gedenken, denn absehbar werden auch die bevorstehenden 2022er-Produkte kein leichtes Spiel gegen die ARM-Konkurrenz haben. Bereits der noch in diesem Jahr kommende M128-30 wird Milan bereits deutlich übertreffen und dessen für 2022 vorgesehener 5nm-Nachfolger Siryn, der ab da selbstentwickelte ARM-Kerne verwenden wird, wird zweifellos noch einmal eine gehörige Schippe drauflegen können.
Zen4/Genoa wird sich mit dessen Nachfolger messen müssen, möglicherweise Emerald Rapids, wenn ich das richtig in Erinnerung habe, der die Eagle Stream-Plattform weiternutzen wird. (Danach folgen dann Granite Rapids und dann Diamond Rapids.)
Zur IPC: Nimmt man die SPEC-Werte von AnandTech und normalisiert die auf GHz, dann dürfte Golden Cove keine Probleme haben mit Zen3 mindestens gleichzuziehen, denn hier werden aktuell bis zu 20 % Zugewinne kolportiert (was dafür sogar mehr als ausreichen würde).
Die wesentliche Frage wird hier sein, mit welchem mittleren Takt man diese CPUs betreiben können wird, denn vermutlich wird der eingefahrene N7 auch weiterhin einen leichten Effizienzvorteil ggü. den nun neu verwendeten 10nm Enhanced SuperFin (10nm+++) haben.
Eine für HPC interessante Frage könnte auch sein, welchen Einfluss der Prozesswechsel bzgl. AVX2/AVX-512 haben wird. Eine so weite Taktreduktion wie bisher ist möglicherweise nicht mehr erforderlich mit 10nm+++ und darüber hinaus bestünde auch die Möglichkeit, dass Intel ggf. das statische Taktverhalten aufhebt und grundsätzlich an die thermischen Sensoren koppelt, wie es auch AMD schon bei Zen2 macht. Hier gibt es keine statische Taktreduktion, aber auch hier drosseln die CPUs/Kerne den Takt, wenn der AVX2-Workload zu hoch wird, abhängig vom thermischen Budget.
Ist ja jetzt schon so, dass der Flaschenhals in der IT der meisten Unternehmen nicht die Rechenleistung der Serversysteme ist, sondern die Datenbandbreite (Nicht nur nach außen ins Neuland, sondern auch nach innen). Nützt ja nix, wenn die Auslastung der CPU auf dem Datenbankserver von 10% auf 5% gedrückt wird weil der neue Xeon schneller ist, während das Backup der virtuellen Maschine immer noch eine Stunde dauert weil die PCIe Lanes und der Massenspeicher dahinter stagnieren.
Ein Epyc 7251 kostet vielleicht 500€ und hat 128 PCIe Lanes. Dann hat er halt nur 8 Kerne und 16 Threads, der soll ja auch keine Simulation antreiben, sondern ein Datengrab sein auf das Dateien geschaufelt werden und dazu ist der 7251 schnell genug. Für den gleichen CPU Preis könnte man auch einen Xeon Silber 4210 kaufen, der vielleicht ein wenig schneller rechnet je nach Anwendung, vielleicht nicht, aber halt nur 48 PCIe Lanes unterstützt. Ein System das als Datengrab mit NVMEs und 10Gbit Netzwerkkarten zugestopft wird, kommt da früher an sein Limit.
16 Kerne weniger als AMD müssen kein Beinbruch sein, wenn der Rest des Systems passt. Stoßen ja Gamer heute schon mit mehreren M.2 Laufwerken an die PCIe Limits ihrer Systeme, das geht vielen Firmen noch viel schlimmer.