Nehalem: Acht MiByte L3-Cache und drei Speicher-Controller - neue Infos von Intel
Überraschend lud Intel zur Telefonkonferenz. Der Inhalt: Neue Infos zu den kommenden Desktop-Prozessor Nehalem. Außerdem gaben Stephen L. Smith (Vice President, Digital Enterprise Group) und Ronak Singhal (Principal Engineer, Digital Enterprise Group) einen Ausblick auf den ersten Sechskern-Prozessor und 32-Nanometer-CPUs.
Nehalem: Auf dem Bild erkennt man den acht MiByte großen L3-Cache und vier CPU-Kerne. (Bild: Intel)
Ende des Jahres sollen erste Nehalem-Modelle in 45-Nanometer-Fertigung produziert werden. Sie werden mit zwei bis acht Kernen ausgestattet. Jeder Kern verfügt über einen eigenen "low latency" L2-Cache mit 256 KiByte. Zudem teilen sich alle Kerne einen acht MiByte großen L3-Cache. Spätere Modelle sollen sogar über einen noch größeren L3-Zwischenspeicher verfügen. Alle Daten, die im L1- oder L2-Cache gespeichert werden, müssen auch im L3-Cache vorliegen. Der Vorteil: Findet die CPU die Daten nicht im L3-Cache, müssen die anderen beiden Zwischenspeicher nicht mehr geöffnet werden.
Neue Details zum Nehalem (Bild: Intel)
Zudem können nun vier Instruktionen gleichzeitig bearbeitet werden - bei aktuellen Core-2-CPUs sind es nur drei. Auch die Sprungvorhersage hat Intel weiterentwickelt und der Cache-Zugriff soll schneller erfolgen. Ebenfalls neu: SSE 4.2.
Wie bereits bekannt, arbeiten Nehalem-Prozessoren dank Simultaneous Multi-Threading mit zwei Threads pro Kern - ähnlich wie bei Hyper-Threading. Bei einem Quad-Core-Prozessor stehen so acht virtuelle Kerne zur Verfügung. Der Frontside-Bus wird von der Punkt-zu-Punkt-Verbindung Quickpath Interconnect abgelöst. Nehalem-CPUs kommunizieren dann per QPI mit der Northbridge (Tylersburg-Chipsatz) und in Server-Systemen werden die Prozessoren per Quickpath Interconnect miteinander verbunden. Die Bandbreite liegt bei 25,6 GiByte/s pro Link.
Neue Details zum Nehalem (Bild: Intel)
Jeder Nehalem-Prozessor verfügt über drei DDR3-Speicher-Controller für jeweils drei Bänke. Diese sind zwar nur für DDR3-1333-RAM spezifiziert, sollen laut Intel aber mit niedrigen Latenzen arbeiten. Stolz ist Intel zudem auf die dynamische Architektur - so können einzelne Bestandteile der CPU wie Kerne, Cache oder QPI-Verbindungen kombiniert werden. Offenbar lässt sich sogar eine Grafikeinheit einsetzen.
Skalierbare Architektur: Nehalem-CPUs arbeiten mit vier oder acht Kernen und einer unterschiedlichen Anzahl von QPI-Einheiten. (Bild: Intel)
Noch im zweiten Halbjahr 2008 soll zudem der erste Server-Prozessor mit sechs Kernen und Penryn-Architektur produziert werden - erste Demo-Systeme laufen bereits. Entsprechende CPUs verfügen über 16 MiByte L3-Cache. Der Codename: Dunnington. 2009 will Intel dann die ersten 32-Nanometer-Modelle fertigen. Erst kommt die Generation Westmere, dann folgt Sandy Bridge.
