Chip-Patent von OpenAI: "Was zur Hölle ist das?"
OpenAI hat ein neues Patent veröffentlicht, das einen KI-Chip mit mehreren Chiplets offenbart, welche von einer riesigen Anzahl von HBM-Speicherstapeln flankiert werden. Intel EMIB könnte helfen, die Chips und Stacks zu verbinden.
Wie @jukan05 berichtet, hat OpenAI mit der Patentnummer WO/2026/075822 seine Idee für einen KI-Chip mit mehreren Compute-Chiplets offenbart, welche von einer riesigen Anzahl von HBM-Speicherstapeln ("Stacks") flankiert und demnach mittels Embedded Logic Bridges verbunden werden sollen. Hierbei könnte auch möglicherweise Intels EMIB-Technologie für das Packaging genutzt werden.
Quelle: OpenAI via WIPO
Quelle: OpenAI via WIPO
In einem Beispiel zeigt OpenAI ein Compute-Chiplet, das von 20 HBM-Speicherstapeln umgeben ist, welche mit den Embedded Logic Bridges verbunden sind. Mit aktuellen traditionellen Ansätzen ist der HBM-Speicher bisher noch auf vier, sechs oder acht Stapel beschränkt. Die Lösung von OpenAI wäre also insbesondere für riesige Sprachmodelle ("LLMs") und KI-Lösungen ein durchaus sinnvoller Ansatz.
Der koreanische Twitter-Account @seti_park kommentierte die Entdeckung bereits entsprechend ausgesprochen sarkastisch.
Unter den in dieser Woche veröffentlichten Patenten war auch dieses Chipstrukturpatent von OpenAI dabei. HBM bis zum Anschlag ... was zur Hölle soll das? Nein, als Bürger der Republik Korea muss ich mir natürlich wünschen, dass OpenAI mit diesen Chips unbedingt erfolgreich wird.
— SETI Park
Doch wie möchte OpenAI einen solchen KI-Chip überhaupt realisieren? Das Patent liefert die entsprechenden Hinweise. Um diese Einschränkung zu überwinden, schlägt das OpenAI-Patent die Verwendung eingebetteter Logikbrücken vor, die den Abstand zwischen den HBM-Chiplets auf bis zu 16 mm vergrößern können. Diese Brücken würden dabei auch gleich zwei wichtige Vorteile für den Chip bereitstellen:
- Sie ermöglichen nicht nur längere Kommunikationswege...
- ...sondern können auch die Funktionalität eines Controllers für den HBM-Stack oder die Funktionalität eines Highspeed-PHY für die Kommunikation zwischen den Chiplets innerhalb eines Pakets bereitstellen.
Diese D2D-Schnittstelle ("Die-to-Die") entspricht dabei demzufolge dem bekannten UCIe-Standard ("Universal Chiplet Interconnect Express"). Es ist durchaus möglich, dass OpenAI für einen solchen Chip auf Intels EMIB-Technologie oder dessen Nachfolger EMIB-T als moderne Packaging-Lösung zurückgreifen wird.
Ihre Meinung zählt ist gefragt!
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.
Quelle: OpenAI via WIPO via @jukan05
