Zen 3 in Form von Milan: Gemeinsamer L3-Cache und bis zu 20 Prozent mehr Leistung

Die Gerüchteküche erweist sich einmal mehr als unerschöpfliche Quelle mutmaßlicher Informationen. Die Kollegen von Hardwareluxx wollen nun vielversprechende Details zur kommenden Epyc-Generation erhalten haben. Konkret geht es um Folien aus dem Umfeld eines OEMs, die sich mit Rome-Nachfolger Milan befassen. Das Thema dürfte auch aufrüstwilligen PC-Spielern die eine oder andere Regung entlocken, weil Milan wie Ryzen 4000 - der möglicherweise auch Ryzen 5000 heißt - auf der Zen-3-Architektur basiert. Die Single-Treaded-Leistung soll beispielsweise um bis zu 20 Prozent zulegen, was erhebliche Architekturverbesserungen nahelegt.

Die mutmaßlichen Folien nennen dabei verschiedene Größen. Die IPC-Leistung (Instructions per Cycle/Clock) soll bei Integer-Workloads um 15 Prozent zulegen. Das Leistungsplus, das sich insgesamt ergibt, betrage bei Epyc-CPUs mit bis zu 32 Kernen gegenüber dem Zen-2-basierten Vorgänger 20 Prozent. Das gleiche Plus werde für die Single-Threaded-Leistung ausgewiesen. Nicht ganz so hoch nimmt sich der Leistungssprung bei den Epyc-Prozessoren mit bis zu 64 Kernen aus, wo AMD laut Folien eine Steigerung von zehn bis 15 Prozent angebe. Dieser Umstand lässt vermuten, dass man bei den kleineren Milan-Chips auch an der Taktschraube in einem nicht unerheblichen Maße drehen konnte. Bei den größeren CPUs scheint es bei den Frequenzen jedoch keine oder nur marginale Änderungen zu geben. Ersteres auch der kommenden Ryzen-Generation zu unterstellen, dürfte nicht ganz abwegig sein.

Gemeinsamer L3-Cache pro CCD, Zen-4-Genoa mit 64+ Kernen

Dass Milan weiterhin bei TSMC in 7 Nanometern gefertigt wird, bis zu 64 Kerne bietet und erneut DDR4 und PCI-Express 4.0 unterstützt, ist kein Geheimnis. AMD wird sich bisherigen Informationen nach auch nicht vom Chiplet-Aufbau trennen, wohl aber von der jetzigen Aufteilung. Ein Core Compute Die (CCD) mit acht Kernen besteht aktuell noch aus zwei CCX-Clustern mit jeweils 16 MiByte L3-Cache. Laut Folien wartet ein CCD nun mit einen gemeinsamen, 32 MiByte großen L3-Cache auf. CCX-Cluster scheint es damit, zumindest in ihrer bisherigen Form, nicht länger zu geben. Der gemeinsame Cache pro CCD sollte mit geringeren Latenzen einhergehen - was sich vor allem in Games, wo man gegenüber Intel immer noch das Nachsehen hat, positiv auf die Leistung auswirken dürfte. Wie die Kollegen berichten, brachte AMD selbst im Oktober noch 32+ MiB in Spiel. Mehr als 32 MiByte pro CCD scheinen es dann aber nicht geworden zu sein.

Mehr zum Thema: AMD Zen 3: Vorläufige Details zu Milan-Epycs mit bis zu 3,0 GHz bei 64 Kernen

Ebenfalls spannend: Der in 5 Nanometern geplante Milan-Nachfolger Genoa (Zen 4) bietet einer Roadmap nach mehr als 64 Kerne. Allerdings bleibt es bei SMT2, also zwei Threads pro Kern. Wie viele Rechenherzen es genau werden, sei dem Fahrplan jedoch nicht zu entnehmen. Der Wechsel von der SP3- auf die SP5-Plattform gehe zudem mit TDP-Klassen von 120 bis 240 Watt einher, nach 225 Watt für die aktuellen Epyc-Prozessoren - wobei es schon heute Sondermodelle gibt, die mehr Leistung aus dem Sockel ziehen. Ebenfalls Erwähnung finden DDR5, die Unterstützung von Persistent Memory (NVDIMM-P) und PCI-Express 5.0.

Quelle: Hardwareluxx

Artikel teilen

Zen 3 in Form von Milan: Gemeinsamer L3-Cache und bis zu 20 Prozent mehr Leistung Folien aus dem Dunstkreis von OEMs sollen vielversprechende Details zur nächsten Generation der Epyc-Prozessoren verraten haben, die wie Ryzen 4000/5000 auf die Zen-3-Architektur setzen. So soll die Single-Treaded-Leistung um bis zu 20 Prozent zulegen. Der nun gemeinsam von acht Kernen genutzte L3-Cache sei 32 MiByte groß.

Per E-Mail versenden

60