Hybrid-SLI: Nvidias erster Schritt in die Fusion/Geneseo-Zukunft?
Einem Patent aus dem Jahre 2003 nach zu urteilen hat Nvidia mit Hybrid-SLI noch großes vor. Die bislang veröffentlichten Informationshäppchen zu der neuen Technologie erscheinen jetzt eher als ein erster Schwimmversuch im Vergleich zu dem, was noch alles in Planung sein könnte.
Hybrid-SLI: Bisher
Auf einem Conference-Call mit Investoren wurden bislang zwei Anwendungsgebietet für Hybrid-SLI ausgegeben: Einen leistungssteigernden Modus und eine stromsparende Betriebsart. Bei ersterem arbeiten die Chipsatzgrafik und die separate GPU zusammen an der Bildberechnung (Details waren bislang allerdings unklar). Der Stromspar-Modus soll die GPU komplett schlafenlegen, solange keine 3D-Last und damit Höchstleistung verlangt wird.
Hybrid-SLI: Zukunftsaussichten
Das Patent welches 2005 gewährt wurde und dessen Halter unter anderem Nvidias CEO Jen-Hsun Huang ist, stellt allerdings noch etliche weitere Möglichkeiten für diese Technologie in Aussicht: Eine automatische Erkennung, ob ein geeigneter Co-Prozessor vorhanden ist und ob dessen Verwendung die Leistung steigern würde. Dies könnte entweder auf einem kurzen Test, hinterlegten Devide-IDs, auf per-Applikation-Basis oder sogar anhand vergangener Performance-Profile geschehen.
Fusion/Geneseo the Nvidia way:
Viel wichtiger im globalen Rahmen wird jedoch die Tatsache sein, dass im Rahmen des Patentes die Möglichkeit mit einbezogen wird, auch externe Co-Prozessoren an den Chipsatz anzubinden. Die sogenannten Emerging-Markets im HPC-Bereich, wo es auf möglichst hohe, spezialisierte Rechenleistung ankommt, sind von AMD und Intel bereits als Wachstumsmärkte der nächsten Jahre fest ins Visier gefasst und laufen dort unter den Projektnamen Fusion bzw. Geneseo.
Details zur Leistungssteigerung durch Hybrid-SLI
Für den Leistungs-Modus werden mehrere Möglichkeiten abseits der normalen SLI-Pfade skizziert. Entgegen den üblichen Gepflogenheiten arbeiten die beiden Prozessoren (im Chipsatz und auf der Grafikkarte) nicht mittels räumlicher (SFR, Tiling) oder zeitlicher Aufteilung (AFR, Alternate Frame Rendering) an einem Bild, sondern können sich die logischen Pipeline-Schritte aufteilen.
Eine Möglichkeit wäre es, die mGPU, wie die Chipsatzgrafik neuerdings genannt wird, bei einem Z-First-Pass einzuspannen und der GPU den bereits fertig berechneten Tiefen-Buffer zum weiteren Rendering zu übergeben.
Alternativ könnte die mGPU auch den Vertex-Buffer bereits transformieren und der Haupt-GPU dann lediglich diesen Buffer senden.
