Zen 5: Architektur-Analyse anhand hochauflösender Die-Shots
Hochauflösende Aufnahmen - sogenannte Die-Shots - eines Ryzen 5 9600X ("Granite Ridge") erlauben eine weitreichende Analyse der Zen-5-Mikroarchitektur ("Nirvana") und offenbaren interessante Änderungen im Vergleich zu Zen 4 ("Persephone").
Die hochauflösenden Aufnahmen - sogenannte Die-Shots - von Fritzchen Fritz, welche den eigentlichen Chip ("Die") eines Ryzen 5 9600X ("Granite Ridge") im Detail zeigen, erlauben eine weitreichende Analyse der Zen-5-Mikroarchitektur ("Nirvana") und offenbaren dabei einige sehr interessante Änderungen in Kollation zu deren direkter Vorgängergeneration, der Zen-4-Mikroarchitektur ("Persephone"), die beispielsweise auch für Ryzen 7000 ("Raphael") zum Einsatz kommt. Der Hauptverantwortliche für die Analyse der Die-Shots war High Yield.
AMD Ryzen 5 9600X ("Granite Ridge") in der Analyse
Nachdem der Hitzeverteiler, der sogenannten IHS ("Integrated Heatspreader"), entfernt wurde, kommen der CCX ("Core Complex"), der auf einem CCD ("Core Complex Die") sitzt, und der I/O-Die in Form von Chiplets zum Vorschein. Die Aufnahmen gehen selbstverständlich deutlich weiter und zeigen die Chips äußerst detailliert.
Quelle: Fritzchen Fritz
Während es beim I/O-Die, welcher unverändert von den Ryzen 7000 ("Raphael") und Ryzen 7000X3D ("Raphael-X") übernommen wurde und nach wie vor bei TSMC in 6 nm gefertigt wird, erwartungsgemäß keinerlei Überraschungen gibt, ist das CPU-Chiplet, welches bei TSMC in 4 nm ("N4X") hergestellt wird, deutlich interessanten.
Nicht nur die Gleitkommaeinheit, die sogenannte FPU ("Floating Point Unit"), welche für Zen 5 verdoppelt wurde, um AVX-512 zu ermöglichen, sowie der Integer-Einheit, die sich bei der Zen-5-Architektur aus insgesamt sechs ALUs ("Arithmetic Logic Units") und vier AGUs ("Address Generation Units") zusammensetzt, ist im Rahmen des Generationswechsel viel passiert. Gerade beim L3-Cache, welcher sigifikant "geschrumpft" wurde, hat AMD angesetzt, wie Eckdaten belegen.
- Zen-5-CCD: 32 MiB L3-Cache auf ~ 16 mm²
- Zen-4-CCD: 32 MiB L3-Cahce auf ~ 25 mm²
Während der L3-Cache auf einem Zen-4-CCD noch rund 35 Prozent des Chips ("Dies") eingemommen hat, aind es auf einem Zen-5-CCD lediglich rund 22 Prozent. Wie AMD das erreicht hat? Durch eine Kombination aus kleineren Cach-Blöcken, die zudem auch noch einmal deutlich dichter gepackt worden sind. Dieses Vorgehen ist wegweisend für Ryzen 9000X3D ("Granite Ridge-X"), denn der schnelle Zwischenspeicher ("3D V-Cache") saß bisher auf dem Cache.
Quelle: Fritzchen Fritz
Aktuell wird darüber spekuliert, dass AMD beim 3D V-Cache ebenfalls weitreichende Änderungen vorgenommen haben könnte, anderenfalls würde dieser dann nicht nur auf dem L3-Cache sowie in Teilen auf dem in den Zen-5-Prozessorkernen untergebrachten L2-Cache, sondern direkt auf den Kernen sitzen.
Eine weiterführende Analyse der Silizium-Durchkontaktierungen, der sogenannten TSVs ("Through-Silicon Via"), deutet außerdem darauf hin, dass diese vertikalen elektrischen Verbindungen aus Metall durch ein Silizium-Substrat bei Zen 5 beträchtlich reduziert wurden. Während Zen 4 noch rund 24.000 dieser "Kontaktflächen" aufwies, wurde bei Zen 5 nur 9.000 gefunden.
Quelle: Fritzchen Fritz
High Yield merkt in seinem Video allerdings an, dass die Analyse der Zen-5-Architektur noch ganz am Anfang steht und dass es nicht ausgeschlossen ist, dass etwas übersehen wurde. Weitere Erkenntnisse sollen demnach zeitnah folgen.
Eure Meinung ist gefragt!
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über eure fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.
Quelle: Fritzchen Fritz via High Yield
Wie klein ein CPU Kern doch ist! Also im Verhältnis zum Cache und dem Rest.