Intel und AMD mit radikal verbesserten Fertigungsverfahren
AMD und IBM gaben auf dem International Electron Devices Meeting (IEDM) stolz bekannt, beim bald genutzten 65-nm-Fertigungsprozess die Transistorleistung um satte 40% erhöht zu haben, ohne den Stromverbrauch zu steigern.
Möglich wird dies, indem Embedded Silizium-Germanium (e-SiGe) mit Dual Stress Liner (DSL) und Stress Memorization Technology (SMT) auf SOI-Wafern (Silicon-On-Insulator) kombiniert wurde. Oder verständlicher: Es werden deutlich kürzere Signallaufzeiten erreicht. Die neue Technik wird bereits in den kommenden 65-nm-CPUs von AMD Ende 2006 zum Einsatz kommen.
Intel setzte dem Geschehen gestern teilweise einen drauf. Nach eigenen Angaben habe man einen Weg gefunden, die Transistorleistung sogar um 50% zu erhöhen und dabei die Verlustleistung auf ein Zehntel (verglichen mit alten Transistoren) zu reduzieren. Möglich soll dies laut Planet3DNow durch die Nutzung von Enhancement Mode Transistoren auf Indiumantimonid-(InSb)-Basis sein. Der Haken dabei ist, dass man noch lange nicht die Serienreife erwarten kann. P3DNow spekuliert auf eine Markteinführung dieser Technik nicht vor 2010. Dennoch hat man in Sachen 65 nm einen Vorsprung zu AMD: Intel bringt bereits Anfang 2006 neue CPUs mit diesem Fertigungsverfahren.
