Arrow Lake-S: Erneuter Intel-Leak soll Höhe des Performanceplus bestätigen [Gerücht]
Der nächste Leak bei Intel: Eine vermeintliche Präsentationsfolie zu Arrow Lake soll das Performanceplus bestätigen, dass die kommende Generation im Vergleich zum Raptor Lake Refresh aufbieten soll.
Auf den in den kommenden Tagen startenden Release des Raptor Lake Refresh folgt Arrow Lake: Um die Prozessoren, die unter anderem auf den neuen LGA-1851-Sockel setzen werden, ranken sich bereits seit geraumer Zeit einige Gerüchte und Leaks. Im vergangenen Juli wurden in diesem Kontext einige Zahlen veröffentlicht, die die gestiegene Performance von Arrow Lake im Vergleich zum RPL-Refresh andeuten sollen.
Der kolportierte Performancezuwachs soll nun bestätigt sein, wie das Portal Videocardz berichtet. Hierfür beruft man sich auf einen Beitrag aus dem Anandtech-Forum aus dem vergangenen September, in dem eine vermeintliche Präsentationsfolie von Intel aufgetaucht ist und bisher nur geringe Beachtung fand. Die Folie selbst wurde an den meisten Stellen vom Nutzer uzzi38 zensiert, doch immerhin sind die Leistungsziele zu sehen, die sich Intel mit Arrow Lake-S gesetzt hat.
So soll im Vergleich mit dem Raptor Lake Refresh ein Leistungsplus von fünf Prozent bei Single-Thread-Workloads erreicht werden, bei Multi-Thread-Anwendungen soll Arrow Lake gleich mit fünfzehn Prozent besserer Performance aufwarten. Gelingen soll dies mit "neuen E- und P-Kernen", die allerdings in den sichtbaren Textfeldern nicht näher beschrieben werden. Immerhin bietet der Leak an anderer Stelle eine mögliche Bestätigung: So wird auf der Folie auch die kommende "Battlemage"-Generation erwähnt, was auf einen mit Arrow Lake zeitgleichen Release der nächsten Intel-Arc-Serie hindeutet. Das Release-Datum von Arrow Lake wird indes in der zweiten Jahreshälfte 2024 verortet.
Sind Intels kommende CPUs eine Kaufüberlegung wert oder erhoffen Sie sich von AMD Ryzen mehr? Über die Kommentarfunktion können Sie uns Ihre Meinung mitteilen. Zum Kommentieren müssten Sie auf PCGH oder im Extreme-Forum eingeloggt sein. Sollten Sie noch keinen Account haben, könnten Sie über eine kostenlose Registrierung nachdenken, die viele Vorteile mit sich bringt. Beachten Sie beim Kommentieren aber bitte die Forenregeln .
Wie gesagt: Als ich 2015 auf Skylake-Launch-Events war, wurde Ice Lake von niemandem mehr für 2017 erwartet, sondern frühestens 2018. Ich erinnere mich noch Diskussionen zwischen Asus-Personal und Journalisten, ob/wann FIVRs zurückkommen, aber Codenamen jenseits von Cannon und Ice waren damals noch kein Thema. Ebensowenig Fertigungsprobleme, das waren also zeitliche Einschätzungen zum normal-realen Tick-Tock-Ablauf. Intel-intern wird man sich also erst recht darüber im klaren gewesen sein, dass das mit 10 nm in 2016 nichts wird und dürfte Planungen für den ersten Shrink in 7 nm frühestens auf 2019, vielleicht 2020 gelegt haben. Was immer noch verdammt gut gewesen wäre, wäre man bedenkt, dass der seinerzeit von AMD eingekaufte TSMC "N7" nur zu 10-nm-IRTS-Klasse gehört. Stattdessen kommt entsprechende Intel-Technik jetzt erst diesen Dezember und das auch nur Mobile-only – keine fünf, aber immer noch drei bis vier Jahre Verzögerung gegenüber der realen Tick-Tock-Planung.
P.S.:
Ich habe außer dem Shrink auch nichts gesichertes zu Redwood Cove mehr gefunden. Dass die zweite AVX512-Pipe für Heimanwender kommt, glaub ich nicht. Mangels Unterstützung durch die E-Cores kann Meteor Lake sowieso kein aktives 512 haben und Intel hat an keiner Stelle dramatische SIMD-IPC-Gewinne erwähnt, obwohl die eigentlich jeden Strohhalm greifen. Das einzige, was einmal (exakt einmal) erwähnt wurde, waren "Cache improvements" ohne weitere Details. Vielleicht haben sie ja was am L3 gemacht. Aber die P-Kerne selbst scheinen wohl ein simpler Shrink zu sein – oder jemand hält absichtlich den Deckel auf dem SIMD-Thema, um am 14.12. nochmal mit Benchmarks zu überraschen. Was unsere werten Mitbewerber aber scheinbar übersehen haben, ist der neue Scheduler bei Crestmont. Die MTL-E-Cores sind jetzt mehr auf MT-Performance und weniger auf Energiersparen ausgelegt (das übernimmt ja die Low-Power-Insel) und durchgängig 6-Wide. Würde in Szenarien, wo alles andere flüssig arbeitet, bis zu 20 Prozent mehr IPC bringen.
Frage in die Runde an der Stelle: Hat mal jemand einen Architektur-Codenamen zu Granite Rapids gehört? Irgendwie klafft da eine Lücke im sonst schon ziemlich guten Informationsstand. Wenn dieser Architektur-Ableger in Intel 3 keinen eigenen Namen hat, würde das die Anwesenheit von Xeon-Technik in den "Redwood Cove"-Schemata am sinnvollsten erklären.
BTW ich hab die Folien mit Tiger Lake drauf nicht mehr gefunden, wohl aber, dass die Prozesse ursprünglich so geplant waren:
[Ins Forum, um diesen Inhalt zu sehen]
[Ins Forum, um diesen Inhalt zu sehen]
Demnach war also
2015 Skylake
2016 Cannon Lake (10nm)
2017 Ice Lake 10nm + neue Architektur
2018 XXX Lake in 7nm geplant (und das ist dann Tiger Lake der was auch immer Cove heute geworden)
[Ins Forum, um diesen Inhalt zu sehen]
Wie sieht es IPC mäßig aus zwischen Rocket und ALder Lake?
Bezüglich Core-Architektur:
Es gibt eine relativ durchgehende Entwicklungslinie von der P6-Architektur (Pentium Pro/II/III) über den Pentium M und den Core Solo/Duo zu den Core 2 Duo und Core 2 Quad, die 2006 den Desktopmarkt aufgemischt haben. Aber da ist auch viel Technik vom Pentium 4M eingeflossen (vom Cache nach draußen ist der Pentium M näher mit diesem denn mit dem PIII verwandt) und es gab einige große Entwicklungsschübe, bei denen letztlich jedes Element mal geändert oder ausgetauscht wurde. "Abstammung" ist somit nicht ganz verkehrt, erweckt aber einen falschen Eindruck. Der Core 2 hat mit einem Pentium Pro (etwas) weniger gemeinsam, als ein Phenom II mit dem Ur-Athlon.
Aber das war letztlich auch der entscheidende Punkt: Intel wusste, dass die tatsächlich komplett eigenständige Netburst-Linie für embedded- und ultra-mobile-Zwecke unbrauchbar sein würde. Der Pentium III war für diese Märkte ein besserer Ausgangspunkt (halber Stromverbrauch gegenüber zeitgenössischen Athlons, aber das hat damals keinen Gamer interessiert), vor allem aber wurde er dafür weiterentwickelt. So hatte Intel eine komplette zweite, topaktuelle Entwicklungslinie bereitliegen, als Effizienz auf einmal auch im Desktop gefordert wurde. Ähnliches erleben wir heute wieder: Die E-Cores gehen in direkter Linie auf die zweite Atom-Architekturgeneration zurück. Eigentlich für kleine, billige Netbooks konzipiert, retten sie Intel den Arsch in einer Situation, in der kleine, billige Zusatzkerne die unzureichende Multi-Thread-Skalierung der eigentlichen Desktop-Entwicklungslinie kaschieren können. Man muss sich nur mal vor Augen halten, dass Intel heute trotz vier Jahren respektive 1,5 Nodes Fertigungsrückstand weiterhin im Rennen bleibt. Der "zweite Platz von zwei" ist zwar keine Glanzleistung, aber man stelle sich mal vor, AMD hätte umgekehrt mit einem übertakteten 1800X gegen den 12600K antreten müssen.
auch hier: als shrink geplant, wurde dann hakt verworfen, wenngleich man diskutieren kann ob 10+ auf 10++ ein Shrink ist, die Dichte hat sich erhöht
Ja ein bisschen Cache da oder dirt, mag sein, im Prinzip ist es die gleiche Architektur, außer wir sind spitzfindig und sagen Skylake und alle Desktopableger bis Rocket Lake sibd "nicht dieselbe Architektur"
dann hat Intel hier die CB Kollegen also belogen, die extra nachgefragt haben? soso. Nur ums zu verdeutlichen: ich spreche rein von der Architektur der P cores
bin grad am Handy, aber wenn du qlte Tick/Tock Folien suchst findest du sie bis Tiger Lake
davon jör uch zum ersten Mal, klingt spannend, dachte es gab nur 10 GHZ P4 Folien bzw Aussagen
interessant... ich seh es sehr deutlich vor mir, na da werd ich morgen mal suchen sofern ich Internet hab im Flugzeug
ich hab das so in Erinnerung, dass Tiger Lake schon für Intels 7nm Prozess vorgesehen war, allerdings kann es sein, dass ich grad alte Gerüchte und Folien vermische
- Schon 10 nm+ war in der alten Tick-Tock-Roadmap, auf die du dich bei deinen Zeitangaben stützt, überhaupt nicht vorgesehen, von 10 nm++ ganz zu schweigen. Tiger Lake hätte da nie als Shrink gezählt und im folgenden P/A/O-Schema war er immer O. Oder eher O+/O²/Ohnowestillgotno7.
- Cache, µOp-Cache, TLBs. Decoder, Backend-Puffer und Load um 50 Prozent ausgebaut; ALUs und Adress um 25 Prozent; Scheduler, Ausführungsports um 20 Prozent – ich weiß nicht, was wo du die Grenze zu "im Prinzip die gleiche Architektur" ziehst, aber wären für dich auch Summit Ridge und Raphael die gleiche CPU?
[Ins Forum, um diesen Inhalt zu sehen]
- Wie gesagt: Ich habe noch 150 MiB Präsentationen vor mir. Die erste Slide verspricht eine "new p-core architecture", aber das Redwood-Cove-Blockdiagramm sieht aus, wie von Golden Cove kopiert. Mal sehen. Vielleicht auch eine Frage des Bezugspunkts – es sieht aus wie eine Kopie des Golden-Cove-Vollausbaus. SPR-Niveau wäre aus Enduser-Sicht schon ein Schritt gegenüber ADL/RPL.
- Tiger-Lake-Folien: Ich hätte nicht gesagt, dass ich nichts finde, wenn ich nicht vergeblich gesucht hätte.
- AMD-Folien: AMD hatte Bulldozer erstmals als Konter zu Intels 10-GHz-Vision öffentlich erwähnt. Ich war damals reiner Leser und kenne keine Hintergründe, tippe aber mal auf einen reinen Marketing-Stunt nach dem Motto "sehr her, wir arbeiten auch an was geilem!". Und dazu gehörte natürlich auch ein "10+ GHz"-Versprechen. Aber man muss in einer sehr frühen Entwicklungsphase gewesen sein und hat dann in den folgenden 6-7-8 Jahren auf die Erfolge und Fehler Intels reagiert respektive Techniken aus der parallel/als Lückenbüßer nötigen K8-Weiterentwicklung übernommen:
Netburst => Bulldozer
"10 GHz" => !10 GHz!
Hyperthreading => Modulbauweise
Multicore => Module + Phenom-Crossbar
auch IMC => MOAR CACHE!
Das große Problem AMDs war halt, dass sie damals viel zu klein für parallele Architekturentwicklungen waren. Nachdem es offensichtlich wurde, dass schon für 150-W-, geschweigen denn für die geplanten 300-W-CPUs gar kein Markt existiert, wechselte Intel nicht nur auf Multicore, sondern auch auf die Core-Architektur. AMD dagegen musste mit der eigentlich für kleine, hochtaktende CPUs gedachten Architektur weitermachen und hat daraus nicht-zu-große Prozessoren mit besonders vielen Kernen geformt. Das diese Kerne eigentlich für was anderes konzipiert wurden, hat man ja an den Bulldozer-Taktrekorden noch sehen können. Aber das Gesamtpaket "FX" wurde für einen ganz anderen Markt zurechtgebogen als ursprünglich angedacht war – das man hat man den CPUs genauso angemerkt, wie ein paar Jahre zuvor der letzten Netburst-Generation. Nur hatten die halt das Glück, nach 6 Monaten im "brauchbar, aber unterlegen"-Zustand von Core-basierten Prozessoren abgelöst zu werden, während Bulldozer 6 Jahre ausharren musste und dabei von "kann man über den Preis noch ganz gut verkaufen"- auf "wurde das im Museum geklaut?"-Status absackte.