Ryzen 7000 X3D: AMD mit Details zum Aufbau der 3D V-Cache-Chiplets

10
News Maximilian Hohm Als bevorzugte Quelle auf Google hinzufügen
Ryzen 7950X3D
Quelle: PCGH

AMD ist auf genauere technische Daten zur zweiten Generation an X3D-Prozessoren eingegangen und hat einige Unterschiede erklärt. Zwar wird das SRAM-Chiplet weiter in sieben Nanometern gefertigt, ansonsten scheint sich aber vieles verändert zu haben. Lesen Sie daher im Folgenden, warum ein CCD mit niedriger Spannung auskommen muss und wie man das SRAM-Chiplet befestigt hat.

AMDs neue X3D-Prozessoren haben in einem ersten Test ihre hohe Effizienz unter Beweis gestellt und der Ryzen 9 7950X3D hat die Spielleistungskrone wieder zu AMD gebracht. Dafür setzt der Chip auf einen um 64 MiB auf insgesamt 96 MiB vergrößerten Level-3-Cache, der mitten auf dem CPU-Die angeordnet wird und mit CCD 0 verbunden ist. Doch inwiefern unterscheidet sich der neue Cache bei den Zen-4-Prozessoren von der ersten Generation in Form des weiterhin sehr beliebten Ryzen 7 5800X3D?

Der Cache wurde und wird im 7-nm-Verfahren gefertigt, auch wenn das eigentliche Compute-Die bereits im 5-nm-Verfahren hergestellt wird. Die Speicherbandbreite steigt allerdings von 2 Gb/s auf 2,5 Gb/s. Der modulare Aufbau der Prozessoren ermöglicht es AMD hier, genau wie bei seinen neuen Grafikkarten der RDNA-3-Reihe, die neueste Fertigungsstufe nur für die CPU-Kerne zu verwenden und den Rest günstiger herzustellen. Der L3-SRAM-Chip, der in der Mitte des Dies angeordnet wird, um ihn vor der Abwärme der CPU-Kerne zu isolieren, ist im Vergleich zur ersten Generation von 41 mm² auf 36 mm² geschrumpft und bietet unverändert rund 4,7 Milliarden Transistoren.

Die höhere Packdichte kann durch eine optimierte Fertigung für SRAM in 7 Nanometern erklärt werden. Der gestackte Level-3-Cache wird mittels zwei verschiedener through-silicon-vias (TSVs) lötfrei durch TSMCs SolC-Technik mit dem Die verbunden. Während in der ersten Generation dafür noch beide TSVs im Level-3-Bereich des Compute-Dies verortet waren, hat sich das in der aktuellen Iteration geändert. Jetzt überlappt das SRAM-Chiplet mit dem Level-2-Cache auf dem Die, sodass AMD für die Leistungsversorgung in die L2-Region gehen musste und die verbliebene TSV geschrumpft im Level-3-Bereich eingesetzt hat.

Dazu kam eine neue Hybrid-Verbindungstechnik zum Einsatz, die die Verbindung sowohl besonders stabil als auch klein machen soll. Das Problem bzw. einer der maßgeblichen Gründe für die hohe Effizienz der Prozessoren ist die Befestigung in der Region von CCD 0. Hier ist die Spannungsversorgung auf die 1,15 Volt beschränkt, die der V-Cache maximal erhalten darf, wodurch die CPU-Kerne ebenfalls keine höhere Spannung erhalten können und entsprechend niedriger takten müssen.

Quelle: Toms Hardware

10
    • Kommentare (10)

      Zur Diskussion im Forum
      • Von X-Bow PC-Selbstbauer(in)
        Zitat von Mephisto_xD
        Ich glaube trotzdem, dass das Grundproblem eher thermischer Natur ist, denn eine zweite Spannungsversorgung und ein Levelshifter sollte eigentlich nicht zu schwer zu realisieren sein.

        Wie gesagt, ich denke mal dass entweder der Compute Die selbst, oder der gestapelte CCD einfach abraucht wenn man versucht da die 90W Abwärme eines ungedrosselten CCDs durchzuleiten.
        Du vergisst das die Masse an Silicium zwischen einem DIE mit oder ohne 3D$ die gleiche ist. Sprich die Kühlleistung vom Kühler über den HS auf den CCD ist in beiden Fällen nahezu gleich. Einzig die zusätzliche Abwärme des 3D$ gegenüber dem toten Material ohne 3D$ ist vorhanden welche aber nicht groß sein dürfte.
        Wie AMD sagt dürfte das an der Spannungsversorgung liegen, und was nicht ist kann zukünftig noch werden. 3D$ ist auch bei AMD noch in den Kinderschuhen und wird sich weiter entwickeln.
      • Von X-Bow PC-Selbstbauer(in)
        Zitat von Mephisto_xD
        Ich glaube trotzdem, dass das Grundproblem eher thermischer Natur ist, denn eine zweite Spannungsversorgung und ein Levelshifter sollte eigentlich nicht zu schwer zu realisieren sein.

        Wie gesagt, ich denke mal dass entweder der Compute Die selbst, oder der gestapelte CCD einfach abraucht wenn man versucht da die 90W Abwärme eines ungedrosselten CCDs durchzuleiten.
        Du vergisst das die Masse an Silicium zwischen einem DIE mit oder ohne 3D$ die gleiche ist. Sprich die Kühlleistung vom Kühler über den HS auf den CCD ist in beiden Fällen nahezu gleich. Einzig die zusätzliche Abwärme des 3D$ gegenüber dem toten Material ohne 3D$ ist vorhanden welche aber nicht groß sein dürfte.
        Wie AMD sagt dürfte das an der Spannungsversorgung liegen, und was nicht ist kann zukünftig noch werden. 3D$ ist auch bei AMD noch in den Kinderschuhen und wird sich weiter entwickeln.
      • Von perupp BIOS-Overclocker(in)
        Zitat von XD-User
        Interessant, also scheint der Spielraum für Verbesserungen des 3D Caches ebenfalls relativ hoch z sein, unabhängig von der generellen CPU. Durch die kostengünstigere 6nm Fertigung könnte hier also auch noch ein potentieller Platzgewinn drin sein und ggf optimierungen bei den Kosten.
        Sdram ist kaum noch schrumpfbar
      • Von Mephisto_xD BIOS-Overclocker(in)
        Zitat von INU.ID
        So steht es im Artikel:

        Nicht die Temperatur, sondern die Limitierung der Spannung ist für den etwas niedrigeren Takt verantwortlich.
        Ich glaube trotzdem, dass das Grundproblem eher thermischer Natur ist, denn eine zweite Spannungsversorgung und ein Levelshifter sollte eigentlich nicht zu schwer zu realisieren sein.

        Wie gesagt, ich denke mal dass entweder der Compute Die selbst, oder der gestapelte CCD einfach abraucht wenn man versucht da die 90W Abwärme eines ungedrosselten CCDs durchzuleiten.
      • Von INU.ID Lötkolbengott/-göttin
        Zitat von Mephisto_xD
        Oder glaubt hier wirklich jemand, dass man die CPU nicht mit 5 GHz laufen lassen hätte, wenn man nur gekonnt hätte?
        So steht es im Artikel:
        Zitat

        Das Problem bzw. einer der maßgeblichen Gründe für die hohe Effizienz der Prozessoren ist die Befestigung in der Region von CCD 0. Hier ist die Spannungsversorgung auf die 1,15 Volt beschränkt, die der V-Cache maximal erhalten darf, wodurch die CPU-Kerne ebenfalls keine höhere Spannung erhalten können und entsprechend niedriger takten müssen.
        Nicht die Temperatur, sondern die Limitierung der Spannung ist für den etwas niedrigeren Takt verantwortlich.
      • Von Mephisto_xD BIOS-Overclocker(in)
        Zitat von CD LABS: Radon Project
        Der Spielraum besteht darin, dass AMD noch mehr Chiplets übereinanderstapeln könnte . Zur ersten Generation war die Sprache von 8-hi:
        [Ins Forum, um diesen Inhalt zu sehen]
        Sie könnten also, mit den jetzigen V-Cache-DIEs, eine CPU mit 512 MiB zusätzlichem L3-Cache auf einem CCD gestapelt bauen. Und das, wie wir jetzt wissen, zu geringen Kosten. 36mm² in TSMCs N7-Prozess, das ist ja mal gar nichts...
        Ich denke mal mat hat hier zwischen thermischen Einschränkungen und 3D-Cache Vorteil abgewogen. Schon mit einem einzigen Cache huckepack musste AMD die maximale Abwärme deutlich reduzieren um den zusätzlichen Die nicht zu grillen. Oder glaubt hier wirklich jemand, dass man die CPU nicht mit 5 GHz laufen lassen hätte, wenn man nur gekonnt hätte?

        Mit jedem Zusatzdie zwischen CPU und Heatspreader wird sich das Problem verschärfen. Und am Ende bringen am Desktop dann halt doch nicht viel, wenn die CPU dafür nur bei 2.5 GHz takten darf weil man nicht mehr als 20W Abwärme durch den Die Stapel gekühlt bekommt.
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 07/2026 PC Games 06/2026 play5 07/2026 N-Zone 06/2026 Linux Magazin 06/2026 LinuxUser 06/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk