AMD Zen 6: Gerüchte zu Medusa Ridge, Medusa Point und Venice
Einmal mehr machen Gerüchte zu AMDs kommender Zen-6-Mikroarchitektur ("Morpheus") und darauf basierenden Prozessoren die Runde. Erstmals ist von einer Zen-6-APU ("Medusa Point") die Rede, welche bis zu 12C/24T und 16 CUs bieten soll.
Einmal mehr machen jetzt auf YouTube und X spannende Gerüchte zu AMDs kommender Zen-6-Mikroarchitektur ("Morpheus") sowie den darauf basierenden Zen-6-Prozessoren ("Medusa") die Runde. Erstmals überhaupt ist hierbei von einer Zen-6-APU ("Medusa Point") die Rede, welche neben 12 Zen-6-Prozessorkernen und 16 Compute Units zudem auch einen riesigen Neuralprozessor, eine sogenannte Neural Processing Unit ("NPU"), besitzen wird, wie Moore's Law is Dead im neuesten Video berichtet. Er nennt weitere spannende Details zur APU.
Laut früheren Gerüchten, welche ebenfalls aus den Quellen von Moore's Law is Dead stammen, soll AMD den Codenamen "Medusa" in gewissen Abwandlungen sowohl für den Desktop als auch für Mobilprozessoren respektive APUs einsetzen. Während die Nachfolger der Ryzen 9000X ("Granite Ridge") und 9000X3D ("Granite Ridge-X") die Codenamen "Medusa Ridge" und "Medusa Ridge-X" führen sollen, könnten neue mobile Zen-6-APUs als Ryzen AI 400 ("Medusa Point") an den Start gehen.
- Ryzen 9000X ("Granite Ridge") → Ryzen X/10000 ("Medusa Ridge")
- Ryzen AI Max 300 ("Strix Halo") → Ryzen AI Max 400 ("Medusa Halo")
- Ryzen AI 300 ("Strix Point") → Ryzen AI 400 ("Medusa Point")
Zu den kleineren APUs alias "Medusa Point" möchte der YouTube-Kanal jetzt neue Informationen aus verschiedensten Quellen vorliegen haben. Genannt werden dabei unter anderem ein neues IOD ("I/O-Die"), welches ~ 200 mm² in Anspruch nimmt und ein CCD ("Core Complexe Die") mit bis zu 12 Zen-6-Prozessorkernen auf ~ 75 mm².
Quelle: Moore's Law is Dead
Auch die kommenden Epyc 9006 ("Venice") mit bis zu acht CCDs und insgesamt bis zu 256 Zen-6-Prozessorkernen werden thematisiert. Ziemlich sicher zu sein scheint, dass AMD den "Core Count" pro CCD in allen Segmenten anheben sowie eine Fertigung in 3 nm, also in einer N3-Node von TSMC, anstreben wird.
Zen 6 mit bis zu 32 Cores pro CCD?
Wie @InstLatX64 und @Kepler_L2 bereits vor einiger Zeit berichten, soll Zen 6 zukünftig bis zu 32 Prozessorkerne pro CCD ("Core Complex Die") bieten und damit dann Server-CPUs mit 256 und Desktop-CPUs mit 32 Prozessorkernen realisierbar machen. Insgesamt sollen drei unterschiedliche CCDs mit 8, 16 und 32 Cores bereitgestellt werden, so heißt es in der gut informierten Gerüchteküche.
Quelle: @InstLatX64
Durch diesen Aufbau würden auch Prozessoren mit einem 3D V-Cache auf allen 16 bis 32 Prozessorkernen möglich werden. Immer wieder ist auch die Rede von dem neuen "2.5D-Interconnect", welcher für deutlich mehr Chip-zu-Chip-Bandbreite sorgen soll. Davon soll insbesondere die Kommunikation zwischen den CCDs profitieren.
Quelle: AMD
Zu den übernächsten Ryzen-Prozessoren für den Desktop und der zugrundeliegenden Zen-6-Architektur sind bislang die nachfolgenden Gerüchte in Umlauf geraten.
AMD Ryzen X ("Medusa Ridge") mit Zen 6 ("Morpheus")*
- Zen 6 ("Morpheus") und Zen 6c ("Monarch")
- Ryzen ("Medusa Ridge") auf Basis von Zen 6(c)**
- Neuer 2.5D-Interconnect für die CCDs
- Memory Profiler für DDR5-8000+
- Bis zu 32 Prozessorkerne
- Bis zu 64 Threads
- 3 nm + 2 nm
- +10% IPC
- 2026+
*) nicht offiziell bestätigt. **) für mobile APUs ("Medusa Point").
Ebenfalls immer wieder ins Feld geführt werden Gerüchte zu RDNA 5, welche 2026 bereits Bestandteil von möglichen APUs sein könnte.
Noch mit Vorsicht zu genießen
Da mit Ryzen X ("Medusa Ridge") frühestens Ende 2026 zu rechnen sein dürfte und sich AMD selbst mit noch keinem Wort zu Zen 6 ("Morpheus") geäußert hat, sollten alle Gerüchte noch mit größter Vorsicht genossen werden.
Ihre Meinung ist gefragt!
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.
Quelle: @kepler_L2, Moore's Law is Dead, @InstLatX64
Außer man möchte mit dem Schritt Technologien einführen, die eben erst Ende 26 bzw. Anfang 27 ihre Marktreife habe bzw. ab da eingesetzt werden können.
AMD muss seine größeren Resourcen jetzt nutzen und weiter in einem guten Releasezyklus neue Produkte auf den Markt bringen.
Aber mein Halbsatz war auch überhaupt keine eigenständige Aussage "alle bisherigen APUs sind monolithisch", sondern eine einschränkende Spezifizierung des vorangehenden: "das zuvor genannte Tile-Package wird für diejenigen APU-Bereiche genutzt, die bislang monolithisch waren".
Zwischen Juli 24 und Januar 24 wären es exakt 24 Monate!
Nur warum sollte AMD schneller werden? Die Komplexität wird zunehmend größer, die Verbesserungen kleiner und Intel gibt aktuell kein Anlass mehr Geld zu investieren und N3 nutzen zu müssen. Nova Lake, also Intels Nachfolger kommt erst gegen Ende 2026 auf den Markt, je nach Quelle geht man sogar von Q1 2027 aus. Also wieso sollte AMD hier aktuell eine N3 Fertigung "erzwingen", wenn die Konkurenz keine Anstalten macht an einem selbst vorbeizugehen. N5 ist deutlich günstiger zu haben, dazu sind sicherlich mehr Produktionskapazitäten vorhanden.
Im Servermarkt wird x86 weiterhin eine gewichtige Rolle spielen und alles was x86 nicht bedingt wird ohnehin an ARM und Co. gehen, weil dort halt der Vorteil ist, dass man recht individuelle Designs anbieten kann. Ähnlich Linux gegen Microsoft, Linux ist überall dort im Einsatz wo es geht, da es eben maximal flexibel ist und nicht so starr wie MS. Aber MS hat eben dennoch seinen Markt.
Wenn AMD auf N3 von TSMC setzt, kann es an der Prozessverfügbarkeit schlecht liegen und wieso sie jetzt das Tempo drosseln und 2,5 Jahre oder mehr zwischen den Generationen haben sollten erschließt sich mir nicht. Bei den GPUs (MI Serie) haben sie sogar das Tempo angezogen und auch bei den Server CPUs wächst ja durchaus Konkurrenz in Form von ARM.