Strix Halo: AMD mit spannenden Details zur Mega-APU - das wurde verbessert
Nachdem AMD auf der CES die riesigen APUs vom Typ Strix Halo vorgestellt hat, wurden noch einige Besonderheiten der Chips verraten. Unter anderem gab es Anpassungen an der Chiplet-Kommunikation.
Nach langer Wartezeit hat AMD auf der CES endlich die vergleichsweise gigantischen APUs mit dem Codenamen Strix Halo vorgestellt. Diese Chips sollen bis zu 16 Zen-5-Kerne mit bis zu 2560 Shadern der Architektur RDNA 3.5 kombinieren und als Ryzen AI Max erscheinen. Mit Blick auf die integrierte Grafikeinheit sind die besagten Chips dabei im PC-Segment einzigartig - derart große IGPs kennt man sonst nur von den Konsolen. Laut einem Interview von Chips and Cheese, die mit AMDs Senior Fellow Mahesh Subramony über Strix Halo sprachen, war die Entwicklung auch recht langwierig.
Volle Architektur, bessere Kommunikation
Demnach hat Strix Halo ganze vier Iterationen gebraucht, bevor der Chip tatsächlich wie gewünscht funktioniert hat. Passend dazu geistern die APUs schon seit vielen Monaten durch die Gerüchteküche - vermutlich hat sich die Fertigstellung schlicht verzögert. Die genauen Gründe, warum mehrere Anpassungen notwendig waren, hat Subramony dabei leider nicht verraten. Dafür gibt es aber einige Details zu den Besonderheiten der Chips.
Während AMD im Notebook-Segment normalerweise auf monolithische Chips setzt, kommt Strix Halo mit zwei CPU-Chiplets und einer getrennten GPU daher. Die Kommunikation der Zen-Chiplets funktioniert dabei aber nicht wie im Desktop. Dort werden die Daten mehrerer interner CPU-Leitungen durch einen Multiplexer und einen Demultiplexer über nur wenige Verbindungen auf dem Package übertragen. Bei Strix Halo ist der Ansatz hingegen ein anderer: Die Zwischenelektronik fliegt raus und wird durch mehrere Direktverbindungen ersetzt. Das macht zwar das Package teurer, soll bei gleicher Datenrate aber die Energieeffizienz erhöhen und die Latenzen absenken.
Zudem hat Subramony bestätigt, dass bei Strix Halo die volle Zen-5-Architektur zum Einsatz kommt. Im Gegensatz zu Strix Point, wo die FPU auf 256 Bit beschnitten wird, stehen bei den neuen Mega-APUs also die vollen 512 Bit zur Verfügung. Darüber hinaus wäre es theoretisch möglich, dass die CPU-Kerne auf den verbauten Infinity Cache der RDNA-3.5-GPU zugreifen.
Auch spannend: Ryzen 7 9800X3D: Verkaufszahlen legen drastisch zu - kann AMD endlich mehr liefern?
Obwohl ein ähnlicher Ansatz in Form der X3D-Chips teils deutliche Leistungsgewinne bringt, ist diese Möglichkeit bei Strix Halo zunächst aber deaktiviert. Angeblich konnte AMD keine Anwendung für einen derartigen Zugriff feststellen - theoretisch könnte dieser per Softwareupdate aber jederzeit freigegeben werden. Zumindest aus technischer Sicht wäre es dabei wünschenswert, dass das Unternehmen dies in Zukunft tatsächlich ermöglicht. Denn dann könnten unabhängige Analysen prüfen, ob es nicht doch Anwendungsszenarien für einen entsprechenden Direktzugriff gibt.
Wo sehen Sie das ideale Einsatzgebiet von Strix Halo? Nutzen Sie die Kommentarfunktion und teilen Sie uns Ihre Meinung mit. Zum Kommentieren müssten Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie noch keinen Account haben, könnten Sie über eine Registrierung nachdenken, die viele Vorteile mit sich bringt. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln.
Quelle: Chips and Cheese via PC Gamer
Klingt alles einfach nur unglaublich teuer.
Wie schon bei allen vorherigen News zu Strix Halo sehe ich hier ein Produkt was mich technisch begeistert aber trotzdem ohne Markt da steht.
Hoffentlich wird das kein Nischenprodukt.
Der 8809G von Intel mit angepasster Vegaeinheit von AMD war zwar nett, aber leidete z.B. stark am vernachlässigten Treiber.
ala PS5pro würde ich mir dann das PSSR+FG wünschen
Sowas würde die GPU und Bandbreite entlasten.