Die Geburt von PCI-Express (PCGH-Retro, 17. April)

62
News Henner Schröder Als bevorzugte Quelle auf Google hinzufügen
Die Geburt von PCI-Express (PCGH-Retro, 17. April)
Quelle: PC Games Hardware

Der Grafikkarten-Steckplatz der Moderne wird geboren: Die PCI-Express-Spezifikation wird verabschiedet - das geschah am 17. April. Jeden Tag wirft PC Games Hardware einen Blick zurück in die noch junge, aber bewegte Geschichte des Computers.

...2002: Auf den XT-Bus folgte ISA, auf ISA das Chaos: Verschiedene Hersteller versuchten verschiedene Bus-Standards für PC-Erweiterungskarten durchzusetzen; EISA, Microchannel, VESA Local Bus und schließlich PCI rangen in den späten Achtzigern und frühen Neunzigern um die Vorherrschaft auf den Mainboards. Lange war nicht abzusehen, welche Technik sich durchsetzen würde, bis schließlich Intels PCI zum Standard avancierte. Als die Entwicklung eines Nachfolgers anstand, sollte sich dieses Durcheinander nicht wiederholen: Eine Arbeitsgruppe mit Branchengrößen wie IBM, Intel und Microsoft entwickelte gemeinsam den Nachfolgestandard mit Codenamen 3GIO, was für '3rd Generation Input/Output' steht; zum Abschluss gebracht wird die Entwicklung an diesem 17. April des Jahres 2002. Der Name der neuen Technik: PCI Express. Statt eines parallelen Bussystems verwendet PCI-Express serielle Punkt-zu-Punkt-Verbindungen, sodass sich die Komponenten ihre Übertragungsraten nicht mehr teilen müssen. PCI-E ist zudem gut skalierbar: Während etwa eine einfache Netzwerkkarte mit einer 250-MByte/s-Verbindung auskommt, lassen sich für Grafikkarten sechzehn (theoretisch auch 32) dieser Leitungen bündeln. Der neue Standard braucht nur ein paar Jahre, um die Grafikschnittstelle AGP abzulösen - das Ziel aber, auch PCI zu ersetzen, liegt auch Jahre später noch in weiter Ferne und erst Anfang 2011 erschienen erste Mainboard, die auch auf PCI-Steckplätze verzichteten.

Bildergalerie

62
    • Kommentare (62)

      Zur Diskussion im Forum
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        12-Lane-breite Links sind spezifiziert, aber optional, und es scheint sich niemand die Mühe einer Implementierung zu machen. Der Rest ist eine Frage von Geschwindigkeit versus Breite: Warum erreicht ein LKW, der für Tempo 80 mit 40 Tonnen Gesamtgewicht, kein Tempo 240, wenn er mit 13,3 Tonnen (~Leergewicht) unterwegs ist? Weil Technik nun einmal nicht so funktioniert.

        Man kann die zwei PCIe-5.0-Lanes zu einem 5.0-tauglichen PCIe-Switch mit mindestens sechs Lanes führen und dann auf der anderen Seite einen PCIe-4.0-×4-Controller anhängen, um durchgehend mit 8 GB/s (brutto) zu arbeiten, das erlaubt die Technik. Aber 5.0-taugliche Switches sind halt schweineteuer, sodass sich das nicht lohnt.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        12-Lane-breite Links sind spezifiziert, aber optional, und es scheint sich niemand die Mühe einer Implementierung zu machen. Der Rest ist eine Frage von Geschwindigkeit versus Breite: Warum erreicht ein LKW, der für Tempo 80 mit 40 Tonnen Gesamtgewicht, kein Tempo 240, wenn er mit 13,3 Tonnen (~Leergewicht) unterwegs ist? Weil Technik nun einmal nicht so funktioniert.

        Man kann die zwei PCIe-5.0-Lanes zu einem 5.0-tauglichen PCIe-Switch mit mindestens sechs Lanes führen und dann auf der anderen Seite einen PCIe-4.0-×4-Controller anhängen, um durchgehend mit 8 GB/s (brutto) zu arbeiten, das erlaubt die Technik. Aber 5.0-taugliche Switches sind halt schweineteuer, sodass sich das nicht lohnt.
      • Von muadib Freizeitschrauber(in)
        Zitat von Olstyle
        Die PCHs machen doch ziemlich genau das.
        Ja, aber nur in einem sehr eingeschränkten Umfang, der nicht mal ansatzweise so flexibel ist, wie ich das gerne hätte.

        Meine CPU liefert z.B. 4 PCIe 5.0 Lanes. Die sind mit dem USB Hub verbunden, der aber nur PCIe 4.0 verwenden kann. Die hälfte der Bandbreite werden hier z.B. verschwendet. Ich kann dem USB Hub 2 Lanes wegnehmen, um diese einer SSD zu geben, aber dann habe ich einen USB Hub, der zwar auf dem Papier die Bandbreite von 4 PCIe 4.0 Lanes bekommt, aber dank 2 PCIe 5.0 Lanes nur die Hälfte der Bandbreite nutzen kann. Das gleiche mit der dann angeschlossenen SSD. Anstatt aus den 2 PCIe 5.0 Lanes, 4 PCIe 4.0 Lanes zu machen, bekommt die SSD nur 2 PCIe 5.0 Lanes und eine sündhaft teure PCI 5.0 SSD bekommt nur die halbe Bandbreite.
      • Von Olstyle Trockeneisprofi (m/w)
        Zitat von muadib
        Warum gibt es keine Mainboards mit Wandlerchips, die aus 1 PCIe 5.0 Lane, 2 PCIe 4.0 Lanes, 4 PCIe 3.0 Lanes, 8 PCIe 2.0 Lanes oder 16 PCIe 1.0 Lanes machen kann?
        Die PCHs machen doch ziemlich genau das.
      • Von muadib Freizeitschrauber(in)
        Ich finde es schade, dass die PCIe Lanes so unflexibel zugeordnet werden. Warum kann eine Komponente nur 1, 4, 8 oder 16 Lanes bekommen? Warum kann ich z.B. einer Komponente anstatt 16, nicht 11 oder 12 Lanes zuordnen und die restlichen 4-5 an eine andere Komponente geben, die sie gebrauchen könnte? Warum gibt es keine Mainboards mit Wandlerchips, die aus 1 PCIe 5.0 Lane, 2 PCIe 4.0 Lanes, 4 PCIe 3.0 Lanes, 8 PCIe 2.0 Lanes oder 16 PCIe 1.0 Lanes machen kann? So wird häufig Bandbreite verschwendet.
      • Von kingkoolkris Software-Overclocker(in)
        AGP, Sieger der Herzen
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 07/2026 PC Games 07/2026 play5 07/2026 N-Zone 07/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk