Höhere Speicherdichte: Microns Xpoint schafft 2 Bit pro Zelle - aber nur mit Tricks

Wenn heutzutage schnell und persistent Daten gespeichert werden sollen, passiert das normalerweise mit NAND-Speicherzellen. Diese kommen unter anderem in SSDs, USB-Sticks, SD-Karten und Smartphones zum Einsatz. Doch gleichzeitig werden auch alternative Technologien entwickelt. Dazu zählte unter anderem der bis 2018 von Micron und Intel gemeinsam entwickelte 3D Xpoint. Dieser speicherte Daten nicht mithilfe eingesperrter Ladungen, sondern resistiv - also durch eine Widerstandsänderung im Material. Das sorgte für eine sehr niedrige Latenz, war aber mit hohen Kosten verbunden.

Endlich MLC

Bei NAND ist es üblich, mehr als ein Bit pro Zelle zu speichern. Aktuell werden in Form von QLC-Speicher schon bis zu vier Bit pro Zelle untergebracht - mit entsprechenden Kostenvorteilen. Bei 3D Xpoint war das hingegen nie möglich. Mit dem von Micron entwickelten Nachfolger der Technik, Single Chalcogenide X-point - kurz SXM - soll sich das aber endlich ändern. Auf der Halbleitermesse IEDM hat das Unternehmen einen neuen Ansatz präsentiert, mit dem sich 1,5 bis 2 Bit pro Zelle unterbringen lassen.

Quelle: Micron Der Aufbau von Microns neuem Xpoint-Speicher.

Bei resistivem Speicher ist das bislang schwierig, da dieser seinen Widerstand beim Beschreiben rapide ändert und Zwischenzustände damit kaum möglich sind. Micron konnte nun aber offenbar doch zwei zusätzliche Zustände und damit ein weiteres Bit unterbringen, allerdings mit Tricksereien. Das Unternehmen konnte einen dritten Zustand in die Zellen schreiben, der bei umgedreht anliegender Spannung kein umgedrehtes Ergebnis liefert. Bei normalen Speicherzuständen ist hingegen genau das der Fall. Liest man die Zelle also zweimal, einmal mit positiver und einmal mit negativer Spannung, lässt sich so der dritte Zustand erkennen. So kann das Unternehmen also immerhin schon 1,5 Bit pro Zelle speichern.

Quelle: Micron Der dritte Datenzustand (Grün) verhält sich anders als die beiden bisherigen. Bei negativer Lesespannung verhält er sich eher wie eine geladene Zelle (Blau), bei positiver Lesespannung eher wie eine ungeladene Zelle (Rot). Quelle: Micron Eckdaten von Microns 1,5-Bit-Lösung. Diese ist im Lesen und Schreiben langsamer, dafür aber effizienter.

Auch spannend: RAM-Engpass trotz Crucial-Ende: Micron mit Rekordumsatz

Mit weiterem Aufwand soll es außerdem auch möglich sein, einen vierten Zustand unterzubringen, bei dem der Widerstand trotz der rapiden Änderung auf einem Niveau zwischen 0 und 1 liegt. Mit der Kombination beider Techniken konnte das Unternehmen angeblich einen 256-Gbit-Chip in 20-nm-Technik fertigen, der pro Zelle zwei Bit unterbringt und es damit auf die doppelte Speicherkapazität gebracht hat. Damit wäre der SXM-Speicher zwar noch weit vom aktuellen NAND-Niveau QLC entfernt, MLC könnte die Kosten aber trotzdem bereits deutlich senken. Wie auch bei NAND-Speicher gibt es hier aber Nachteile. Einerseits ist der notwendige Aufwand bei SXM offenbar deutlich höher, andererseits steigt die Latenz beim Lesen und Schreiben. Falls die Technik weiterentwickelt und später marktreif wird, darf man sich daher auf aus dem SSD-Markt bekannte Techniken einstellen - Stichwort SLC-Cache.

Gelingt Xpoint-Speicher im zweiten Anlauf der Durchbruch? Was wäre dafür nötig? Nutzen Sie die Kommentarfunktion und teilen Sie uns Ihre Meinung mit. Zum Kommentieren müssten Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie noch keinen Account haben, könnten Sie über eine Registrierung nachdenken, die viele Vorteile mit sich bringt. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln.

Quelle: Micron (IEDM 2025)

Artikel teilen

Micron: Neuer Xpoint-Speicher schafft 2 Bit pro Zelle Micron ist es erstmals gelungen, Xpoint-Speicher im großen Stil mit zwei Bit pro Zelle zu beschreiben. Das könnte die Speicherkosten deutlich senken. Einfach ist die Umsetzung allerdings nicht.

Per E-Mail versenden

0