ZAM: Intel und Softbank entwickeln Next-Gen-Speicherchips
Intel und Softbank kooperieren und entwickeln auf Basis von DRAM gemeinsam ZAM ("Z-Angel Memory"), die nächste Generation der Speicherchips. Dieser soll HBM übertreffen und insbesondere Flaschenhälse im lukrativen KI-Segment beheben.
Intel und Softbank bzw. dessen Tochterunternehmen SAIMEMORY kooperieren und entwickeln auf Basis von DRAM ("Dynamic Random Access Memory") gemeinsam ZAM ("Z-Angel Memory"), die nächste Generation der Speicherchips. Dieser kann zukünftig HBM ("High Bandwidth Memory") übertreffen und soll insbesondere Flaschenhälse im ganz besonders lukrativen KI-Segment beheben. Bei den Speicherkapazitäten und beim Energiebedarf soll ZAM wohl diverse Leistungsvorteile bieten, bei der Performance bleiben Fragen offen.
Quelle: ITmedia / EE Times Japan
Quelle: ITmedia / EE Times Japan
Wie Intel und Softbank offiziell bekanntgegeben haben, konzentriere sich die Partnerschaft auf Speichertechnologien der nächsten Generation, welche den weiter wachsenden Anforderungen künstlicher Intelligenz ("KI") und Hochleistungsrechnen, dem sogenannten High-Performance Computing ("HPC"), gerecht werden, denn die "gerkömmlichen Speicherarchitekturen genügen den Anforderungen der KI nicht mehr", betont Dr. Joshua Fryman, Intel Fellow und CTO von Intel Government Technologies im Blogbeitrag des US-Unternehmens aus Santa Clara.
Intel und Softbank respektive SAIMEMORY, welches für die Kommerzialisierung des Next-Gen-Speichers zuständig sein wird, haben sich einen straffen Zeitplan gesetzt und planen bereits 2030 mit ersten Auslieferungen an (KI-)Rechenzentren.
Intel wird als Partner für Technologie, Innovation und Standards fungieren, während SAIMEMORY die Technologie und Innovation bereitstellt sowie die Kommerzialisierung von ZAM leiten wird.
Der operative Start ist für das erste Quartal 2026 geplant, Prototypen sollen 2027 folgen und die Markteinführung bis 2030 erfolgen.
— Intel
Auf Basis von Intels Next Generation DRAM Bonding ("NGDB") wird DRAM für ZAM in bis zu 16 Schichten ("Layer") gestapelt. Der Z-Angel Memory soll schneller, effizienter und kostengünstiger sein als HBM.
Intels Initiative für Next Generation DRAM Bonding (NGDB) hat eine neuartige Speicherarchitektur und eine revolutionäre Bestückungsmethode demonstriert, welche die Leistung erheblich steigert, den Energieverbrauch senkt und die Speicherkosten optimiert.
— Intel
Dass insbesondere das immer schneller wachsende KI-Segment nach immer mehr und immer effizienteren Speicherlösungen giert, ist kein Geheimnis. Intel wittert wohl die Chance, sich ein weiteres Stück aus dem riesigen Kuchen herauszuschneiden. Bei den KI-Beschleunigern ist das Unternehmen bislang auf ganzer Linie gescheitert und spielt im weltweiten KI-Wettrüsten momentan nur eine untergeordnete Rolle.
Ihre Meinung ist gefragt!
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.
Es handelt sich hier nicht um eine experimentelle Speicherzellentechnologie, sondern um eine Packagingtechnik. Wenn man die einmal beherrscht, und das tut man ja scheinbar, dann kann man die auch nutzen; da gibt es keine Performance-Trade-Offs oder noch zu skalierende Haltbarkeit. Mir würde spontan keine einzige Packaging-Innovation einfallen, die nicht irgendwann eingesetzt wurde, auch wenn einige ein paar Jahre länger brauchten und in andern Märkten landeten. Chips auf Kante verbinden zu können, ist auf alle Fälle auch abseits von DRAM interessant; wir sehen hier eher den ersten, einfachsten Ansatz einer Technik, die ohnehin weiterentwickelt werden wird.
Offen bleibt somit nur die Frage, wieviel es derzeit und in Zukunft kostet und auf welchen Märkten sich das dann lohnt. Wenn man die Kosten für das Anlegen von TSVs sowie den immer weiter wachsenden Anteil an Waferfläche, den diese bei HBM nutzlos verbrauchen, bedenkt, sehe ich hier aber definitiv schon heute Potenzial. Einzig die schlechte Skalierbarkeit nach unten könnte ein Problem werden – wenn ich RAM "on edge" kontaktiere, brauche ich zwingend eine bestimmte Kantenlänge, also eine Mindestanzahl an Layern in diesem Fall. Ich kann nicht einfach nach Bedarf 4Hi/8Hi/12Hi verwenden, wie das heute bei HBM üblich ist.
Oder machen die jetzt einen Engel-Speicher?
Und herkömmlich der gerkömmlich wäre auch noch zu verbessern im Artikel
bietet dann die Möglichkeit auf 8 Kanal Boards auch im Mainstream hihihih
also spätestens am 1 April will ich eine ausführliche Berichterstattung darüber sehen!
eine bessere Steilvorlage gibts ja nicht, der Balkonkühler für die 6090 ist ja auch legendär geil