DDR5: Neue HUDIMM-Speichermodule sollen Preise senken

69
News Sven Bauduin Als bevorzugte Quelle auf Google hinzufügen
DDR5: Neue HUDIMM-Speichermodule sollen Preise senken
Quelle: Asrock

Asrock, Teamgroup und Intel haben sich zusammengeschlossen und kooperieren bei der Entwicklung und Einführung der neuen HUDIMM-Speichermodule, welche dank nur eines Sub-Channels deutlich kosteneffizienter sein sollen.

Asrock, Teamgroup und Intel haben sich zusammengeschlossen und kooperieren bei der Entwicklung der neuen HUDIMM-Speichermodule, welche basierend auf einem neuen Standard mit einem sogenannten One Sub-Channel mit einmal 32-Bit im Vergleich zu Standard-UDIMM mit 2 × 32-Bit kosteneffizienter sein sollen.

Asrock HUDIMM Quelle: Asrock Wie aus der offiziellen Pressemitteilung des taiwanesischen Herstellers hervorgeht, soll das neue Design mit nur einem Sub-Channel einen flexibleren Aufbau mit einer reduzierten Menge an Speicherbausteinen realisieren können und günstigere Speicherlösungen für Consumer-PCs und Notebooks bereitstellen.

ASRock HUDIMM Quelle: Asrock ASRock HUDIMM Quelle: Asrock

Die neue Lösung, die von Asrock entwickelt und in Zusammenarbeit mit Intel und Teamgroup auf den Markt gebracht wird, schafft demnach auch neue Möglichkeiten für optimierte Speicherkonfigurationen mit verbesserter Leistung und geringerer Latenz, heißt es in der Pressemitteilung. Die HUDIMM-Speichermodule sind ausschließlich mit Intels 600er-, 700er- und 800er-Boards kompatibel.

Innovationen wie die One Sub-Channel DRAM-Technologie von Asrock sind entscheidend, um Desktop-Computing trotz der steigenden Nachfrage und Kosten für DDR5-Speicher erschwinglich zu halten.

Intel ist dankbar für die Unterstützung von Asrock bei der Markteinführung dieser Technologie für unsere Chipsätze der 600/700/800-Serie. So wird sichergestellt, dass Intel-Anwender auch in den kommenden Jahren besseren Zugang zu den Vorteilen von DDR5-Speicher haben.

— Robert Hallock, VP & GM im Intel Enthusiast Channel

Wann und zu welchen Preisen erste DDR5-Speicherkits auf der Basis der neuen HUDIMM-Speichermodule in den Handel kommen, ist bislang noch unbekannt.

Empfohlener redaktioneller Inhalt [EMBED_URL] An dieser Stelle finden Sie externe Inhalte von [PLATTFORM]. Zum Schutz Ihrer persönlichen Daten werden externe Einbindungen erst angezeigt, wenn Sie dies durch Klick auf "Alle externen Inhalte laden" bestätigen: Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt. Mehr dazu in unserer Datenschutzerklärung.
Externe Inhalte Mehr dazu in unserer Datenschutzerklärung.

Ihre Meinung ist gefragt!

Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.

Quelle: Asrock

69
    • Kommentare (69)

      Zur Diskussion im Forum
      • Von Hagal Software-Overclocker(in)
        Zitat von KevinSimulinski
        Bei DDR5 gehen je Transfer 32 Bit pro Subchannel über eine Hälfte eines Memory Channels.
        Das sind pro Transfer natürlich auch 64 Bit, aber eben in der granulareren Form 4 x 32 Bit statt DDR4 mit 2 x 64 Bit ...
        [Ins Forum, um diesen Inhalt zu sehen]
        Echtes Quad Channel sind 4 physische Module × 2 Sub-Kanäle pro Modul = 8 unabhängige 32bit Kanäle insg. 256bit.

        Die Gesamtbusbreite mit 256bit (8×32bit) ist identisch mit einem klassischen 4x64bit Quad-Channel System.
        Die Aufteilung bietet in 32bit Subkanäle signifikante Vorteile, eine höhere Effizienz, da zwei kleinere Zugriffe gleichzeitig stattfinden können, wird der Speicherbus effektiver ausgelastet.

        Die Latenz bei kleinen Datenpaketen verringert sich. Die Burstrange wurde bei DDR5 verdoppelt (BL8 auf BL16), was zusammen mit den schmaleren 32bit Kanälen dazu führt, dass ein einzelner Zugriff weiterhin genau die Größe einer typischen CPU Cacheline liefert. Jeder der 32bit Kanäle auf einem Riegel hat sein eigenes Steuerprotokoll, was die Parallelität erhöht.
      • Von Hagal Software-Overclocker(in)
        Zitat von KevinSimulinski
        Bei DDR5 gehen je Transfer 32 Bit pro Subchannel über eine Hälfte eines Memory Channels.
        Das sind pro Transfer natürlich auch 64 Bit, aber eben in der granulareren Form 4 x 32 Bit statt DDR4 mit 2 x 64 Bit ...
        [Ins Forum, um diesen Inhalt zu sehen]
        Echtes Quad Channel sind 4 physische Module × 2 Sub-Kanäle pro Modul = 8 unabhängige 32bit Kanäle insg. 256bit.

        Die Gesamtbusbreite mit 256bit (8×32bit) ist identisch mit einem klassischen 4x64bit Quad-Channel System.
        Die Aufteilung bietet in 32bit Subkanäle signifikante Vorteile, eine höhere Effizienz, da zwei kleinere Zugriffe gleichzeitig stattfinden können, wird der Speicherbus effektiver ausgelastet.

        Die Latenz bei kleinen Datenpaketen verringert sich. Die Burstrange wurde bei DDR5 verdoppelt (BL8 auf BL16), was zusammen mit den schmaleren 32bit Kanälen dazu führt, dass ein einzelner Zugriff weiterhin genau die Größe einer typischen CPU Cacheline liefert. Jeder der 32bit Kanäle auf einem Riegel hat sein eigenes Steuerprotokoll, was die Parallelität erhöht.
      • Von empy Lötkolbengott/-göttin
        Zitat von PCGH_Torsten
        Einen Nachteil hat man nur, wenn 64 Byte (oder weniger) gereicht hätten und man den zweiten Zugriffsteil für etwas anderes hätte nehmen können. Das ist dann aber eben im Worst Case gleich ein Verlust von 50 Prozent durch 128-Byte-Bursts, wenn nicht die Datentransferrate, sondern die Zahl der Zugriffe limitiert.
        Das ist ja im Endeffekt ein Kritikpunkt seit DDR(1). Der (8-)byte-weise Zugriff ist ja heute kaum schneller als zu SDR-Zeiten. Ich bin ja mal auf DDR6 gespannt. 24-Bit-Kanäle klingen wild.
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Jo, das ist für die CPU kein Problem. Macht sie ja jetzt auch schon, wenn mehr als 64 Byte geladen werden sollen.
        Einen Nachteil hat man nur, wenn 64 Byte (oder weniger) gereicht hätten und man den zweiten Zugriffsteil für etwas anderes hätte nehmen können. Das ist dann aber eben im Worst Case gleich ein Verlust von 50 Prozent durch 128-Byte-Bursts, wenn nicht die Datentransferrate, sondern die Zahl der Zugriffe limitiert.
      • Von empy Lötkolbengott/-göttin
        Zitat von PCGH_Torsten
        Aber bei gemischten Workloads, wenn diverse Threads zum Beispiel im Wechsel einzelne Konfigurations-Bits abrufen, dann ist Quad-Channel mit 64-Byte-Bursts wesentlich schneller als Dual-Channel mit 128-Byte-Bursts, weil letztere einfach viel nutzlosen Beifang transportieren würden.
        Gut, man spart Latenzen, wenn man denn wirklich so viel auf einmal lesen möchte. Aber MR-DIMM ist ja scheinbar schon eher aus Gründen der Kompatibilität so aufgebaut. Aber wie ist das dann mit den Cache-Lines, wenn die Bursts 128 Byte lang sind? Werden einfach zwei befüllt?
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von empy
        Ich habe dir ja nicht widersprochen. 16x32 Bit sind ja auch 64 Byte. Ich habe ja oben schon geschrieben, dass ich denke, dass das hauptsächlich so gemacht wurde, damit man das Prefetching erhöhen kann. Ein DDR4-Modul hat nur einen Kanal, auf dem 64 Byte geprefetcht werden können, während DDR5 zwei hat. Diese 64 Byte werden bei DDR4 dann in acht Transfers zu je 64 Bit übertragen, während es bei DDR5 16 Transfers zu je 32 Bit sind. So kann DDR5 mit dem gleichen internen Takt die doppelte Übertragungsrate nach außen liefern, ohne die Cache Lines zu sprengen.

        Aber diese Aufteilung hat natürlich noch andere Effekte und dass so mehr Threads gleichzeitig Speicherzugriffe machen können, ist sicher auch ein Vorteil, auch wenn das natürlich dazu führt, dass die Übertragung der Daten aus einem Zugriff bei z.B. DDR5-6400 genau so lange dauert, wie bei DDR4-3200. Aber wenn man bedenkt, wie hoch die Latenzen sind, bis die Daten überhaupt fließen, ist wohl auch egal, ob die letztendliche Übertragung jetzt 2,5 oder 1,25 ns dauert.
        Da muss man nichts glauben, die Beibehaltung von 64 Byte pro Zugriff ist eine ganz offizielle Begründung für den neuen Aufbau. Und das ist auch nahezu synonym mit feiner granularen Zugriffen durch mehrere Threads. Wenn ein und derselbe zweimal 64 Byte unmittelbar hintereinander anfordert, stehen die Chancen sowieso nicht schlecht, dass eine größere Datei geladen werden soll und dann wäre auch ein 128-Byte-Zugriff möglich gewesen. MR-DDR5 arbeitet auch genau so, effektiv also mit zweimal 16 Bit Prefetch, weil das bei einem Datenbank-Server ohnehin den Normalzustand darstellt. Aber bei gemischten Workloads, wenn diverse Threads zum Beispiel im Wechsel einzelne Konfigurations-Bits abrufen, dann ist Quad-Channel mit 64-Byte-Bursts wesentlich schneller als Dual-Channel mit 128-Byte-Bursts, weil letztere einfach viel nutzlosen Beifang transportieren würden.
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 08/2026 play5 08/2026 N-Zone 08/2026 Linux Magazin 08/2026 LinuxUser 08/2026 Raspberry Pi Geek 09/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk