Intels Xe-Grafik: Raja Koduri zeigt den 4-Tile-Chip für "PetaFLOPs Scale Computing"

Auf der diesjährigen Hotchips waren einmal mehr die neuen Xe-GPUs von Intel Thema. Wie berichtet, wird es Intels XE-Serie in diversen Varianten geben, angefangen bei mobilen und Einsteiger-Lösungen. Auch Rechenzentren sollen bedient werden. Beim HP-Basismodell (High Power) handelt es sich um einen Single-Tile-Chip mit 512 Execution Units und wahrscheinlich zwei HMB2e-Stacks. Weitere Chips werden per EMIB (Embedded Multi die Interconnect Bridge) in einem Package vereint. Detaillierte Spezifikationen wurden noch nicht enthüllt, allerdings hat Intel nun veranschaulicht, wie die unterschiedlichen Ausbaustufen - 1-Tile, 2-Tile, 4 Tile - skalieren.

Quelle: Intel Intels Xe-Grafik: Raja Koduri zeigt den PetaFlops-Chip (1) Der Grafik nach skalieren die unterschiedlichen Ausbaustufen nahezu perfekt, was bei Computational Workloads natürlich einfacher zu bewerkstelligen ist als etwa bei einem Game, da man die einzelnen Aufgaben hervorragend normieren kann. Zweifel, dass es sich dabei um Wunschdenken handelt und die 4-Tile-GPUs noch nicht mal im Labor existieren, hat Intels Raja Koduri noch während der Präsentation ausgeräumt. Als Beweis hielt er einen der 4-Tile-Chips in die Kamera.

4-Tile Chip für "petaflops scale computing"

Die von Koduri präsentierte 4-Tile-Lösung soll 42 TFLOPs (FP32) leisten. Angeblich eigne sich der 4-Tile-Chip auch für "PetaFLOPs scale computing", also mindestens 1.000 TFLOPs. Bei 2.048 Recheneinheiten (EUs), einer Tensoreinheit pro EU, die 128 Operationen pro Zyklus (128 TOPs) ausführen kann, und 2 FMA-Einheiten (Fused Multiply-Added) kommt man auf 524.288 FLOPs an KI-Leistung. Um die Petaflops-Mauer zu durchbrechen, müsste der Takt einer solchen Lösung bei 2 GHz liegen, berichtet Tom's Hardware. Möglicherweise leisten die Tensor-Kerne auch mehr als angenommen. Das bleibt freilich abzuwarten.

Mehr zum Thema: Intel Architecture Day: Xe Gaming-GPUs sind "HPG" und kommen mit Raytracing 2021

Neben Xe-HP-Serie gibt es auch noch HPG für Gaming und Xe-HPC (Ponte Vecchio) für Exascale-Computer. Bei Letzterem dient ein aktiver Interposer (Base Tile) in 10 nmSuper Fin als Basis. Der eigentliche Grafikchip (Compute Tile) sitzt oben drauf, zusammen mit einem besonders schnellen lokalen Speicher (Rambo Cache Tile) in 10 nm Enhanced Super Fin sowie einem Link-Chip (I/O Tile) aus externer Fertigung. Auch hier kommt EMIB zum Einsatz, zusammen mit Intels 3D-Stacking-Technik Foveros, mit der die Chips dreidimensional gestapelt werden.

Quelle: Tom's Hardware

Artikel teilen

Intels Xe-Grafik: Raja Koduri zeigt den 4-Tile-Chip für "PetaFLOPs Scale Computing" Intels Raja Koduri hat während der Hotchips die 4-Tile-GPU der neuen Xe-HP-Reihe präsentiert. Es handelt sich dabei um die höchste Ausbaustufe der GPUs, die mit einer, zwei und vier Tiles angeboten werden.

Per E-Mail versenden

11