Nvidia Blackwell: B200-GPU stößt als Dual-Die-Monster in ganz neue Sphären vor

38
News Sven Bauduin Als bevorzugte Quelle auf Google hinzufügen
Nvidia Blackwell: B200-GPU stößt als Dual-Die-Monster in ganz neue Sphären vor
Quelle: Nvidia

Nvidia hat seine hauseigene KI-Entwicklerkonferenz GTC 2024 wie erwartet dazu genutzt, um die neue Blackwell-Architektur sowie die darauf basierende Dual-Die-GPU Nvidia B200 und den Superchip Nvidia GB200 vorzustellen.

Nvidia hat seine hauseigene KI-Entwicklerkonferenz GTC 2024 wie erwartet dazu genutzt, um die neue Blackwell-Architektur sowie die darauf basierende Dual-Die-GPU Nvidia B200 und den Superchip Nvidia GB200 vorzustellen. Mit der bis zu 30-fachen Leistung im Vergleich zur Vorgängergeneration H100 und GH100 auf Basis der Hopper-Architektur stößt Nvidia damit jetzt in gänzlich neue Sphären vor.

B200 als Dual-Die-GPU mit neuer Transformer Engine

Auf Basis der neu entwickelten Blackwell-Architektur geht der B200-Grafikprozessor als Dual-Die-GPU an den Start, deren beiden Dies über einen Die-to-Die-Link mit bis zu 10 Terabyte pro Sekunde miteinander kommunizieren können und als Single-GPU angesprochen werden. Durch die schnelle Direktverbindung der beiden Dies resultieren keinerlei Nachteile aus diesem Design im Vergleich zu einem beispielsweise von AMD bevorzugten MCM ("Multi-Chip-Module").

Nvidia B200: Dual-Die-GPU auf Basis der Blackwell-Architektur Quelle: Nvidia Die B200-GPU konkurriert mit AMD Instinct MI300X und MI300A und setzt auf insgesamt 192 GiByte HBM3e-Speicher, welcher über eine Speicherbandbreite von bis zu 8 Terabyte pro Sekunde verfügt. AMD schickt ebenfalls 192 GiByte Speicher ins Rennen, setzt aber noch auf den etwas "langsameren" Vorgänger HBM3 mit "lediglich" 5,2 Terabyte pro Sekunde an Speicherbandbreite. Die Blackwell-Architektur, auf der Nvidias Dual-Die-GPU basiert, soll laut Nvidia-CEO Jensen Huang ein gewaltiger Schritt vorwärts sein. Im Vergleich zu Hopper soll die...

  • bis zu 4-fache Leistung beim KI-Training
  • bis zu 30-fache Leistung bei KI-Inferencing
  • bei einer 25-fach höheren Energieeffizienz

...bereitstellen können. Auch wenn Nvidia wie alle Hersteller in diesen Szenarien vom "Best Case" ausgeht, scheinen die Blackwell-Architektur sowie die darauf basierenden Produkte ein großer Wurf zu sein. Erreicht werden soll dieser immense Fortschritt und Leistungszuwachs auch durch die zweite Generation der Transformer Engine in den Tensor Cores. Gemessen an reinen Zahlen lässt die B200-GPU ihren direkten Vorgänger, den H100, weit hinter sich und fast schon alt aussehen.

  Nvidia B200 ("Blackwell") Nvidia H100 ("Hopper")
Node 4 nm TSMC 4 nm TSMC
Transistoren 208 Milliarden 80 Milliarden
FP4-Rechenleistung bis zu 20 PetaFLOPS -*
FP8-Rechenleistung bis zu 10 PetaFLOPS bis zu 4 PetaFLOPS
FP16-Rechenleistung bis zu 5 PetaFLOPS bis zu 2 PetaFLOPS
Grafikspeicher 192 GiByte HBM3e 80 GiByte HDM2
Bandbreite 8 TB/s 3,35 TB/s

*) Hopper kann FP4 nicht auf Tensor Cores beschleunigen.

Die technischen Spezifikationen der B200-GPU lesen sich beeindruckend, was sich schlussendlich auch in den darauf basierenden Produkte widerspiegelt. Nvidia ist absolut gewillt, seinen Platz als Weltmarktführer im Bereich der Künstlichen Intelligenz zu manifestieren und noch weiter auszubauen.

Blackwell Quelle: Nvidia Diese Überlegenheit schlägt sich auch in den von Nvidia veröffentlichten Hersteller-Benchmarks nieder. Was nicht zuletzt an einer verdoppelten GPU-zu-GPU-Bandbreite, die durch einen beschleunigten NVLink von 900 GB/s auf 1,8 TB/s angehoben wurde, sowie einer noch stärkeren Ausrichtung auf die Bedürfnisse beim Inferencing liegt.

Nvidia stößt mit der Blackwell-Architektur, der B200-GPU, die offiziell unter der Bezeichnung NVIDIA B200 Tensor Core GPU firmiert, sowie den darauf basierenden KI-Supercomputern HGX B200 in neue Sphären vor.

Nvidia hat noch mehr gezeigt

Im Rahmen der GTC 2024 präsentierte Nvidia aber noch weitere Lösungen auf Basis der neuen Blackwell-Architektur, wie beispielsweise den neuen GB200-Superchip, den PCGH in einer gesonderten Meldung ebenfalls noch im Detail vorstellen wird.

Empfohlener redaktioneller Inhalt [EMBED_URL] An dieser Stelle finden Sie externe Inhalte von [PLATTFORM]. Zum Schutz Ihrer persönlichen Daten werden externe Einbindungen erst angezeigt, wenn Sie dies durch Klick auf "Alle externen Inhalte laden" bestätigen: Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt. Mehr dazu in unserer Datenschutzerklärung.
Externe Inhalte Mehr dazu in unserer Datenschutzerklärung.

Ihre Meinung ist gefragt!

Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.

Quelle: Nvidia

38
    • Kommentare (38)

      Zur Diskussion im Forum
      • Von theGucky Volt-Modder(in)
        Zitat von Mironicus1337
        Wo sollten AMD oder Nvidia sonst kleiner fertigen?
        Apple macht schon 3nm bei TSMC.
        Allerdings hat Apple schon einen großen Teil von 3nm reserviert. Nvidia muss also ausweichen, wenn sie Blackwell in großer Stückzahl fertigen wollen.
        Ich denke das war schlicht ein Schachzug von Jensen, damit man auch viele Chips liefern kann. Denn am Ende wird man nicht für die Transistorgröße bezahlt sondern pro Chip.
        Zitat von sandworm
        Für AMD dürfte es daher ein leichtes sein, dieses aus der Zeit geratene Ungetüm mit dem MI400 wieder zu kontern.
        Glaube ich nicht, aber AMD kommt frühestens Q1 2025. Bis dahin hat Nvidia schon einen Teil der Kunden versorgt.
        Und selbst MI300X ist kaum existent, da AMD nicht liefern kann.

        Außerdem man kann selbst mit 3nm einen doppelt so großen 5nm Chip rein von der Leistung nicht kontern...
        In Datacenters geht es um 2 Dinge: Platz und Verbrauch im Verhältnis zur Leistung. AMD müsste in beiden Punkten..
      • Von theGucky Volt-Modder(in)
        Zitat von Mironicus1337
        Wo sollten AMD oder Nvidia sonst kleiner fertigen?
        Apple macht schon 3nm bei TSMC.
        Allerdings hat Apple schon einen großen Teil von 3nm reserviert. Nvidia muss also ausweichen, wenn sie Blackwell in großer Stückzahl fertigen wollen.
        Ich denke das war schlicht ein Schachzug von Jensen, damit man auch viele Chips liefern kann. Denn am Ende wird man nicht für die Transistorgröße bezahlt sondern pro Chip.
        Zitat von sandworm
        Für AMD dürfte es daher ein leichtes sein, dieses aus der Zeit geratene Ungetüm mit dem MI400 wieder zu kontern.
        Glaube ich nicht, aber AMD kommt frühestens Q1 2025. Bis dahin hat Nvidia schon einen Teil der Kunden versorgt.
        Und selbst MI300X ist kaum existent, da AMD nicht liefern kann.

        Außerdem man kann selbst mit 3nm einen doppelt so großen 5nm Chip rein von der Leistung nicht kontern...
        In Datacenters geht es um 2 Dinge: Platz und Verbrauch im Verhältnis zur Leistung. AMD müsste in beiden Punkten..
      • Von Mironicus1337
        Zitat von sandworm
        GB100 = 2 zusammengeklebte auf Steroide laufende H100(X)?
        2x ~800mm² Chipfläche

        Im High End Bereich lohnt es sich auf solche Chipflächen zu gehen.
        Es bleibt auch nicht viel anderes übrig, wenn keine großen Shrinks verfügbar sind.
        Zitat von sandworm
        Das hört sich in meinen Ohren etwas sehr nach Asbach Uralt an.
        Wo sollten AMD oder Nvidia sonst kleiner fertigen?
        Zitat von sandworm
        Für AMD dürfte es daher ein leichtes sein, dieses aus der Zeit geratene Ungetüm mit dem MI400 wieder zu kontern.
        Mit welchem Prozess?
        Zitat von sandworm
        Preis-Leistungs und vor allem effizienztechnisch spielt AMD sowieso in ihrer ganz eigenen Liga und Nvidia muss da ganz hinten im Bus platz nehmen und schauen das der Kleber auch bei 1000W noch hält.
        Und das weißt du woher? Hat dir das Lisa Su persönlich verraten?
      • Von sandworm Software-Overclocker(in)
        GB100 = 2 zusammengeklebte auf Steroide laufende H100(X)?
        2x ~800mm² Chipfläche

        Das hört sich in meinen Ohren etwas sehr nach Asbach Uralt an.
        Für AMD dürfte es daher ein leichtes sein, dieses aus der Zeit geratene Ungetüm mit dem MI400 wieder zu kontern.
        Preis-Leistungs und vor allem effizienztechnisch spielt AMD sowieso in ihrer ganz eigenen Liga und Nvidia muss da ganz hinten im Bus platz nehmen und schauen das der Kleber auch bei 1000W noch hält.

        [Ins Forum, um diesen Inhalt zu sehen]
        https://wccftech.com/amd-...
      • Von theGucky Volt-Modder(in)
        Ich Blödmann habe echt den HBM bei Hopper übersehen. D:
        B100 ist doch 2x800mm²...das wäre bis auf die Verdoppelung der DIEs kein großer Sprung...

        Es sieht bisher nach maximal 30-50% für die 5090 aus, wenn man den Vollausbau AD102 mit Vollausbau GB202 vergleicht. 30% wegen 30% mehr Shader und 20% extra wegen GDDR7... Leider sieht es gleichzeitig nach 600W aus D:
      • Von PCGH_Torsten Kokü-Junkie (m/w)
        Zitat von Rollora
        Stimmt, das war aber eh immer ein Problem von SLI, ich frag mich halt wie es mit der Board-zu-Board Kommunikation (also der Bandbreite) aussehen muss, damit das funktioniert, aber da hat Nvidia ja auch Erfahrung (wobei NVlink ja nicht Board to Board ist).
        Jedenfalls sehe ich beim reinen Raytracing theoretisch die Möglichkeit, dass SLI nochmal eine Randerscheinung wird.
        Wenn man pures, echtes Raytraycing betreibt, dann wird nach dem Geometrie- und BVH-Setup alles weiter nur noch per Pixel berechnet und das kann man mit sehr wenig Bandbreite verteilen. Halt die beiden genannten Datensätze, die zugegebenermaßen nicht ganz klein sind, aber auch nicht zwingend komplett ab Framebeginn verfügbar sein müssten, und ganz am Ende einen halben Screenshot im .bmp-Format, was quasi nichts ist. SLI und Crossfire sind an den vielen Rechenzeit sparenden Tricks der fortgeschrittenene Rasterizer gescheitert – wenn man Schatten und Ausleuchtung für das gesamte Bild berechnet, für Spiegelungen beliebige Stellen aus dem Framebuffer auslesen muss, etc., dann muss jede GPU ständig auf alle Daten zugreifen können. Der streng auf einzelne Pixel bezogene, voll parallelisierbare Teil wurde einfach zu klein. (Bei 3dfx betrug er noch 100 Prozent, weil es noch keine GPUs gab und all diese Aufgaben bei der CPU lagen.) Aber Raytraycing ist vom Grundgedanken her halt Brute Force, dass sowieso alles für jedes Pixel erneut berechnet.

        Nur glaube ich nicht daran, dass das in diesem Jahrzehnt irgend jemand in Echtzeit machen wird. Die Leistungsanforderungen würden explodieren und die Bildqualität nur gering gegenüber der heutigen Schummelei nur wenig steigen. Aktuell nimmt letztere sogar immer schneller zu und wenn man Bildteile interpolieren will, braucht man wieder Zugriff auf alle Daten dieses sowie vorangehender Frames. Da wäre vermutlich nicht einmal mehr AFR praktikabel. (Ganz abgesehen davon, dass man heute ja jeden zweiten Frame einfach dazuerfindet.)
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 08/2026 PC Games 07/2026 play5 08/2026 N-Zone 07/2026 Linux Magazin 07/2026 LinuxUser 07/2026 Raspberry Pi Geek 07/2026
    PC Games Hardware PC Games Linux Magazin Raspberry Pi Geek Computec Kiosk