GDDR7-Grafikspeicher: JEDEC definiert neuen Standard für Geforce RTX 5000 und Radeon RX 8000
Die JEDEC Solid State Technology Association ("JEDEC") hat GDDR7 jetzt offiziell als den neuen Standard für Grafikspeicher deklariert und dafür den JESD239-Standard definiert. Die Geforce RTX 5000 ("Blackwell") dürften den Anfang machen.
Die JEDEC Solid State Technology Association ("JEDEC") hat GDDR7 jetzt offiziell als den neuen Standard für Grafikspeicher deklariert und dafür den JESD239-Standard definiert. Die kommenden Geforce RTX 5000 ("Blackwell") dürfte den Anfang machen, aber auch die Radeon RX 8000 ("RDNA 4") dürften wohl davon Gebrauch machen.
JEDEC verabschiedet den GDDR7-Standard
Unter der Bezeichnung "Graphics Double Data Rate 7 SGRAM Standard" hat die JEDEC jetzt den JESD239-Standard für GDDR7-Grafikspeicher definiert. GDDR7 bietet dabei die doppelte Bandbreite im Vergleich zu GDDR6 und erreicht so bis zu 192 GB/s pro Baustein. Damit ist der neue Standard in der Lage, die steigende Nachfrage nach mehr immer Speicherbandbreite in den speicherintensiven Bereichen Grafik, Spiele und Datenverarbeitung sowie Netzwerke und KI-Anwendungen zu erfüllen.
Diese Norm ("JESD239") definiert die Spezifikation für den Graphics Double Data Rate 7 ("GDDR7") Synchronous Graphics Random Access Memory ("SGRAM"), einschließlich der Merkmale, Funktionalität, Package und Pinbelegung.
- JEDEC Solid State Technology Association ("JEDEC") -
Anwender, die sich auf der offiziellen Website der JEDEC registrieren, können das entsprechende Dokument herunterladen.
Quelle: Samsung
Quelle: Samsung
Bei der Signalübertragung soll GDDR7 auf die dreistufige Pulsamplitudenmodulation ("PAM-3") setzen. Hier darf von einer um 25 Prozent verbesserten Energieeffizienz in diesem Teilbereich ausgegangen werden. Als die ersten Abnehmer für den Speicher vom Typ GDDR7 werden die Geforce RTX 5000 ("Blackwell") gehandelt. Die neue Speerspitze, die Geforce RTX 5090, soll bis zu 32 GiB GDDR7 nutzen.
Produziert wird der GDDR7-Grafikspeicher beispielsweise von Samsung in derselben D1z-Node, einem modernen 10-nm-Prozess, der auch für GDDR6 zum Einsatz kommt und EUV-Lithographie nutzt. Durch eine von 1,35v auf 1,2v abgesenkte Spannung soll die Effizienz im Vergleich zu GDDR6 um 20 Prozent besser ausfallen. Die weiteren Neuerungen von GDDR7-Grafikspeicher lesen sich wie folgt.
- Kernunabhängige LFSR-Trainingsmuster ("Linear-Feedback Shift Register") mit Eye Masking und Fehlerzählern zur Verbesserung der Trainingsgenauigkeit bei gleichzeitiger Reduzierung der Trainingszeit.
- Verdoppelung der Anzahl unabhängiger Speicherkanäle von 2 bei GDDR6 auf 4 bei GDDR7.
- Unterstützung für 16 Gbit bis 32 Gbit Speicherdichte, einschließlich Unterstützung für den 2-Kanal-Modus zur Verdoppelung der Systemkapazität.
- Neue Datenintegritätsfunktionen, einschließlich On-Die-ECC ("ODECC") mit Echtzeitberichterstattung sowie Befehlsadressenparität mit einer erweiterten Befehlssperre ("CAPARBLK").
Auch die Abnehmer von GDDR7-Speichermodulen äußerten sich bereits entsprechend zum neuen Speicherstandard.
AMD ...
Der heute vorgestellte bahnbrechende GDDR7-Speicherstandard ist ein entscheidender Schritt, um das Potenzial der nächsten Generation von Consumer-, Gaming-, kommerziellen und Unternehmensgeräten zu erschließen.
Indem wir uns die transformative Kraft von GDDR7 zunutze machen, können wir gemeinsam eine neue Ära von transformativen Rechen- und Grafikmöglichkeiten erschließen und den Weg für eine Zukunft ebnen, die von Innovation und Entdeckung geprägt ist.
- Joe Macri, CTO bei AMD -
Nvidia ...
Nvidia freut sich, dass unsere Zusammenarbeit mit der JEDEC dazu beigetragen hat, die PAM-Signalisierung zur grundlegenden Technologie für GDDR7 zu machen und den Kunden zu helfen, das Maximum an Leistung aus ihrem Grafikprozessor herauszuholen.
- Kaustubh Sanghani, VP GPU Product Management bei Nvidia -
Samsung ...
KI, HPC und High-End-Spiele erfordern Hochleistungsspeicher, um Daten mit noch nie dagewesener Geschwindigkeit zu verarbeiten. GDDR7 32Gbps wird eine 1,6-fach höhere Leistung bei höchster Zuverlässigkeit und Kosteneffizienz erreichen.
- YongCheol Bae, EVP, Head of Memory Product Planning bei Samsung -
Erste Produkte werden frühestens gegen Jahresende 2024, wahrscheinlich aber erst im ersten Quartal 2025 erwartet.
Ihre Meinung ist gefragt!
Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf PCGH.de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.
Quelle: JEDEC
Bei RDNA4 hat sich das Problem anscheinend fortgesetzt und AMD schafft es, allen Bemühungen zum Trotz, immer noch nicht, GCDs zu verschalten. Der Grund dafür, wieso dies allen Bemühungen zum Trotz nicht klappt, ist auch einfach: Es soll trotzdem günstig sein. Denn im Serverbereich bekommen sie es ja hin, nur die Lösung ist halt zu teuer, als dass das Produkt dann noch dominant wäre. (insbesondere zu teuer, weil die Serverhardwarepreise so extrem sind)
Bzgl. MCD-GCD-Kommunikation: Davon habe ich wirklich gar nichts gehört. Es ist nur interessant, dass die auch wohl geplante Nutzung von V-Cache auf den H-Cache-MCDs nicht stattfand.
Somit hat sich dann auch C erledigt, weil es eben die Basis für die nächste Mittelklasse wird. Die Hauptfrage bleibt E: Schnell genug verfügbar oder nicht? Kommen die Speicherhersteller in die Hufe oder nicht?
a) Völlig unklar ob das P/L-technisch vertretbar wäre. Das Gesamtdesign mit der alten Architektur würde möglicherweise nur unverhältnismäßig zulegen und AMD hat schon so im HighEnd nur einen sehr geringen Absatz. Das wird nicht besser mit einem nochmals teueren Produkt, das am Ende dennoch bspw. der alten RTX 4090 weiterhin deutlich unterlegen sein wird.
b) AMD entwickelt seine eigene IP auch weiter, so den zugrundeliegenden IF. Im worst case wäre das für das RDNA4 vorgesehene Design gar nicht mit dem in RDNA3 realisierten Design kompatibel. Zudem muss so eine Kompatibilität auch grundsätzlich nie in deren Plichtenheft gestanden haben, da es rein technisch möglicherweise niemals erstrebenswert war diese Produkte in der Form zu kombinieren.
c) AMD hatte dermaßen massive Entwicklungsprobleme, dass man das RNA4-HighEnd-Design einstellen musste. Die Frage ist wo genau der Schuh drückte und es können auch durchaus mehrere Stellen gewesen sein. Bei RDNA3 und seinem Hardware-Bug hakte es bspw., sofern ich mich recht erinnere, an der Kommunikation zwischen GCD und MCD.
d) Zudem ist die Frage ob der neue MCD überhaupt jemals aus dem Prototypenstadium herausgekommen ist oder ob die Probleme den sich schon vorher festfahren ließen. Wäre dem so, den jetzt noch mit zusätzlichem Aufwand fertig zu entwicklen um dann keine passende GPU zu haben, die man daran anflanschen kann, wäre ebenso verbranntes Geld.
Wie gesagt, grundsätzlich kein vollkommen abwegiger Gedanke, aber der setzt alleine schon voraus, dass AMD überhaupt diesbezüglich eine Kompatibilität vorgesehen hatte und das muss hier nicht unbedingt vorgesehen gewesen sein, da im Normallfall dieser neue MCD niemals mit dem alten RDNA3 kombiniert worden wäre.
Und darüber hinaus, wie gesagt, ist das selbst jetzt, wo anscheinend der worst case eingetreten ist, das möglicherweise nicht sinnvoll, weil die erzielte Mehrleistung möglicherweise in kleinem Verhältnis zu dem dafür zu betreibenden Aufwändungen steht (und das setzt immer noch voraus, dass nicht der neue MCD das primäre Problemkind im neuen Design war).
Schlussendlich erscheint es sehr unwahrscheinlich, dass man so etwas zu sehen bekommt, und wenn, dann müsste das bis spätestens Mitte des Jahres im Markt sein, aber dagegen spricht die GDDR7-Roadmap.
Ergänzend: Darüber hinaus ist bspw. auch noch unklar, ob die kleineren, monolithischen RDNA4-Chips überhaupt GDDR7-IP verwenden werden. GDDR7 wird zu Beginn relativ teuer sein i. V. z. lange etablierten GDDR6. Es wäre nicht ausgeschlossen, dass man für diese Designs auch nur GDDR6-IP lizensiert haben wird, weil das für die Größe dieser Chips schlicht ausreichend ist?
[Ins Forum, um diesen Inhalt zu sehen]
(D) kann es sein, dass dieser Refresh nahezu eine Nullnummer wäre, denn hier wäre abzuklären, wie viel der Speicherzugriffe der schon recht große L3$ bei RDNA3 abfängt, d. h. es könnte sein, dass man zusätzliche Entwicklungskosten und auch Fertigungskosten pro Produkt aufwenden muss, am Ende aber das Endprodukt nur unwesentlich zulegen würde.
(E) Müsste AMD sehr schnell mit einem derartigen Produkt ums Eck kommen, da man der neuen Architektur Blackwell dennoch klar unterlegen sein würde mit RDNA3, dagegen spricht aber die GDDR7-Roadmap und zudem darf man annehmen, dass sich nVidia einen Großteil der ersten Kontingeten gesichert haben wird, d. h. es kann nicht in AMDs Interesse sein die ihnen später zur Verfügung stehenden Kapazitäten mit einem Navi31-Refresh zu verheizen.
Somit hat sich dann auch C erledigt, weil es eben die Basis für die nächste Mittelklasse wird. Die Hauptfrage bleibt E: Schnell genug verfügbar oder nicht? Kommen die Speicherhersteller in die Hufe oder nicht?